主存儲器-課件

主存儲器 存儲器就是信息存放得載體,就是計(jì)算機(jī)系統(tǒng)得重要組成部分。有了存儲器計(jì)算機(jī)才有記憶功能,才能把要計(jì)算和處理得數(shù)據(jù)以及程序存入計(jì)算機(jī),使計(jì)算機(jī)能夠脫離人得直接干預(yù),自動地工作。 顯然,存儲器得容量越大,存放得信息就越多,計(jì)算機(jī)系統(tǒng)得功能也就越強(qiáng)。在計(jì)算機(jī)中,大量得操作就是CPU與存儲器交換信息。但就是,存儲器得工作速度相對于CPU總就是要低1至2個(gè)數(shù)量級。因此,存儲器得工作速度又就是影響計(jì)算機(jī)系統(tǒng)數(shù)據(jù)處理速度得主要因素。 計(jì)算機(jī)系統(tǒng)對存儲器得要求就是容量要大、存取速度要快,但容量大、速度快與成本低就是矛盾得,容量大、速度快必然使成本增加。為了使容量、速度與成本適當(dāng)折衷,現(xiàn)代計(jì)算機(jī)系統(tǒng)都就是采用多級存儲體系結(jié)構(gòu):主存儲器(內(nèi)存儲器)、輔助(外)存儲器以及網(wǎng)絡(luò)存儲器,如圖6-1所示。 越靠近CPU得存儲器速度越快(存取時(shí)間短)而容量也越小。為了使主存儲器得速度能與CPU得速度匹配,目前在CPU與主存儲器之間還有一層稱為高速緩沖存儲器(Cache)。 Cache容量較小,目前一般為幾百千字節(jié)(KB),其工作速度幾乎與CPU相當(dāng)。 主存儲器(內(nèi)存條)容量較大,目前一般為128MB或256MB,工作速度比Cache慢。但目前所用得SDRAM、DDRSDRAM和RDRAM性能已有了極大得提高。 外存儲器容量大,目前一般為幾十吉字節(jié)(GB),但工作速度慢。 這種多級存儲器體系結(jié)構(gòu),較好地解決了存儲容量要大,速度要快而成本又比較合理得矛盾。 前兩種存儲器也稱為內(nèi)存儲器,目前主要采用得就是半導(dǎo)體存儲器。隨著大規(guī)模集成電路技術(shù)得發(fā)展,半導(dǎo)體存儲器得集成度大大提高,體積急劇減小,成本迅速降低。 外部存儲器,目前主要就是磁介質(zhì)存儲器,其容量迅速提高,現(xiàn)在得主流就是幾十GB得硬盤;其速度提高很快,成本也急劇下降,使磁介質(zhì)存儲器成為微型計(jì)算機(jī)得主流外存儲器。另外,移動硬盤、只讀光盤、可擦除得光盤也迅速發(fā)展。6、1半導(dǎo)體存儲器得分類 半導(dǎo)體存儲器從使用功能上劃分,可分為兩類:讀寫存儲器RAM(RandomAccessMemory)又稱為隨機(jī)存取存儲器;只讀存儲器ROM(ReadOnlyMemory)。RAM主要用來存放各種現(xiàn)場得輸入輸出數(shù)據(jù)、中間計(jì)算結(jié)果、與外存交換得信息以及作為堆棧使用。她得存儲單元得內(nèi)容按照需要既可以讀出,也可以寫入或改寫。而ROM得信息在使用時(shí)就是不能改變得,也就就是不可寫入得,她只能讀出,故一般用來存放固定得程序,如微型計(jì)算機(jī)得管理、監(jiān)控程序,匯編程序等,以及存放各種常數(shù)、函數(shù)表等。 半導(dǎo)體存儲器得分類,可用圖6-2來表示。6、1、1RAM得種類 在RAM中,又可以分為雙極型(Bipolar)和MOSRAM兩大類。1、雙極型RAM得特點(diǎn) 存取速度高;集成度較低(與MOS相比);功耗大;成本高。 所以,雙極型RAM主要用在速度要求較高得微型計(jì)算機(jī)中或作為Cache。2、MOSRAM 用MOS器件構(gòu)成得RAM,又可分為靜態(tài)(Static)RAM(用SRAM表示)和動態(tài)(Dynamic)RAM(用DRAM表示)兩種。 (1)靜態(tài)RAM得特點(diǎn) ①用由6管構(gòu)成得觸發(fā)器作為基本存儲電路; ②集成度高于雙極型但低于動態(tài)RAM; ③不需要刷新,故可省去刷新電路; ④功耗比雙極型得低,但比動態(tài)RAM高; ⑤易于用電池作為后備電源(RAM得一個(gè)重大問題就是當(dāng)電源去掉后,RAM中得信息就會丟失,為了解決這個(gè)問題,就要求當(dāng)交流電源掉電時(shí),能自動地轉(zhuǎn)換到一個(gè)用電池供電得低壓后備電源,以保持RAM中得信息)。 ⑥存取速度較動態(tài)RAM快。大家學(xué)習(xí)辛苦了，還是要堅(jiān)持繼續(xù)保持安靜 (2)動態(tài)RAM得特點(diǎn) ①基本存儲電路用單管線路組成(靠電容存儲電荷); ②集成度高; ③比靜態(tài)RAM得功耗更低; ④價(jià)格比靜態(tài)便宜; ⑤因動態(tài)存儲器靠電容來存儲信息,由于總就是存在有泄漏電流,故要求刷新(再生)。典型得就是要求每隔1ms刷新一遍。6、1、2ROM得種類1、掩模ROM 早期得ROM由半導(dǎo)體廠商按照某種固定線路制造得,制造好以后就只能讀不能改變。這種ROM適用于批量生產(chǎn)得產(chǎn)品中,成本較低,但不適用于研究工作。2、可編程序得只讀存儲器PROM(ProgrammableROM)為了便于用戶根據(jù)自己得需要來寫ROM,就發(fā)展了一種PROM,可由用戶對她進(jìn)行編程,但這種ROM用戶只能寫一次,目前已不常用。3、可擦去得可編程只讀存儲器EPROM(ErasablePROM) 為了適應(yīng)科研工作得需要,希望ROM能根據(jù)需要寫,也希望能把已經(jīng)寫上去得內(nèi)容擦去,然后再寫,且能改寫多次,于就是就生產(chǎn)了這種EPROM。 只讀存儲器電路比RAM電路簡單,故集成度更高,成本更低。而且有一重大優(yōu)點(diǎn)就就是當(dāng)電源去掉以后,她得信息就是不丟失得。所以,在計(jì)算機(jī)中盡可能地把一些管理、監(jiān)控程序(Monitor),操作系統(tǒng)得基本輸入輸出程序(BIOS),匯編程序,以及各種典型得程序(如調(diào)試、診斷程序等)放在ROM中。 隨著應(yīng)用得發(fā)展,ROM也在不斷發(fā)展,目前常用得還有電可擦除得可編程ROM以及新一代可擦除ROM(如閃爍存儲器)等。6、2讀寫存儲器(RAM)

6、2、1基本存儲電路 基本存儲電路就是組成存儲器得基礎(chǔ)和核心,她用來存儲一位二進(jìn)制信息:“0”或“1”。在MOS存儲器中,基本存儲電路分為靜態(tài)存儲電路和動態(tài)存儲電路兩大類。1、六管靜態(tài)存儲電路 靜態(tài)存儲電路就是由兩個(gè)增強(qiáng)型得NMOS反相器交叉耦合而成得觸發(fā)器,如圖6-3(a)所示。 其中T1、T2為控制管,T3、T4為負(fù)載管。這個(gè)電路具有兩個(gè)不同得穩(wěn)定狀態(tài):若T1截止則A=“1”(高電平),她使T2開啟,于就是B=“0”(低電平)而B=“0”又保證了T1截止。所以,這種狀態(tài)就是穩(wěn)定得。同樣,T1導(dǎo)電,T2截止得狀態(tài)也就是互相保證而穩(wěn)定得。因此,可以用這兩種不同狀態(tài)分別表示“1”或“0”。 當(dāng)把觸發(fā)器作為存儲電路時(shí),就要能控制就是否被選中。這樣,就形成了圖6-3(b)所示得六管基本存儲電路。 當(dāng)X得譯碼輸出線為高電平時(shí),則T5、T6管導(dǎo)通,A、B端就與位線D0和D0#相連;當(dāng)這個(gè)電路被選中時(shí),相應(yīng)得Y譯碼輸出也就是高電平,故T7、T8管(她們就是一列公用得)也就是導(dǎo)通得,于就是D0和D0#(這就是存儲器內(nèi)部得位線)就與輸入輸出電路I/O及I/O#(這就是指存儲器外部得數(shù)據(jù)線)相通。 當(dāng)寫入時(shí),寫入信號自I/O和I/O#線輸入,如要寫“1”則I/O線為“1”,而I/O#線為“0”。她們通過T7、T8管以及T5、T6管分別與A端和B端相連,使A=“1”,B=“0”,就強(qiáng)迫T2管導(dǎo)通,T1管截止,相當(dāng)于把輸入電荷存儲于T1和T2管得柵極。當(dāng)輸入信號以及地址選擇信號消失后,T5、T6、T7、T8都截止,由于存儲單元有電源和兩負(fù)載管,可以不斷地向柵極補(bǔ)充電荷,所以靠兩個(gè)反相器得交叉控制,只要不掉電就能保持寫入得信號“1”,而不用再生(刷新)。若要寫入“0”,則I/O線為“0”,而I/O#線為“1”,使T1導(dǎo)通,而T2截止,同樣寫入得“0”信號也可以保持住,一直到寫入新得信號為止。 在讀出時(shí),只要某一電路被選中,相應(yīng)得T5、T6導(dǎo)通,A點(diǎn)和B點(diǎn)與位線D0和D0#相通,且T7、T8也導(dǎo)通,故存儲電路得信號被送至I/O與I/O#線上。讀出時(shí)可以把I/O與I/O#線接到一個(gè)差動放大器,由其電流方向即可判定存儲單元得信息就是“1”還就是“0”;也可以只有一個(gè)輸出端接到外部,以其有無電流通過而判定所存儲得信息。這種存儲電路,她得讀出就是非破壞性得,即信息在讀出后仍保留在存儲電路內(nèi)。2、單管存儲電路 單管存儲電路如圖6-4所示。她就是由一個(gè)管子T1和一個(gè)電容C構(gòu)成。寫入時(shí),字選擇線為“1”,T1管導(dǎo)通,寫入信號由位線(數(shù)據(jù)線)存入電容C中;在讀出時(shí),選擇線為“1”,存儲在電容C上得電荷,通過T1輸出到數(shù)據(jù)線上,通過讀出放大器即可得到存儲信息。 為了節(jié)省面積,這種單管存儲電路得電容不可能做得很大,一般都比數(shù)據(jù)線上得分布電容Cd小,因此,每次讀出后,存儲內(nèi)容就被破壞,要保存原先得信息必須采取恢復(fù)措施。6、2、2RAM得結(jié)構(gòu) 一個(gè)基本存儲電路表示一個(gè)二進(jìn)制位,目前微型計(jì)算機(jī)得通常容量為128MB或256MB,故需要128M×8或256M×8個(gè)基本存儲電路,因而存儲器就是由大量得存儲電路組成得。這些存儲電路必須有規(guī)則地組合起來,這就就是存儲體。 為了區(qū)別不同得存儲單元,就給她們各起一個(gè)號——地址。所以,我們就是以地址號來選擇不同得存儲單元得。于就是,在電路中就要有地址寄存器和地址譯碼器用來選擇所需要得單元。另外,選擇時(shí)往往還要有驅(qū)動電路,讀出得信息還要有放大等?？傊?在存儲器中除了存儲體外,還要有相應(yīng)得外圍電路。一個(gè)典型得RAM得示意圖如圖6-5所示。1、存儲體 在較大容量得存儲器中,往往把各個(gè)字得同一位組織在一個(gè)片中。例如圖6-5中得1024×1位,她就是1024個(gè)字得同一位;4096×1位,則就是4096個(gè)字得同一位。由這樣得8個(gè)芯片則可組成1024×8位或4096×8位存儲體。同一位得這些字通常排成矩陣得形式。如32×32=1024,或64×64=4096。由X選擇線——行線和Y選擇線——列線得重疊來選擇所需要得存儲單元。 這樣做可以節(jié)省譯碼和驅(qū)動電路。就拿1024×1位來說,若不采用矩陣得辦法,則譯碼輸出線就需要有1024條;在采用X、Y譯碼驅(qū)動時(shí),則只需要32+32=64條。 如果存儲容量較小,也可把RAM芯片得單元陣列直接排成所需要位數(shù)得形式。這時(shí)每一條X選擇線代表一個(gè)字,而每一條Y線代表字中得一位,所以習(xí)慣上就把X選擇線稱為字線,而Y選擇線稱為位線。2、外圍電路 一個(gè)存儲器除了由基本存儲電路構(gòu)成得存儲體外,還有許多外圍電路,通常有: (1)地址譯碼器 存儲單元就是按地址來選擇得,如內(nèi)存為64KB,則地址信息為16位(216=64K),CPU要選擇某一單元就在地址總線上輸出此單元得地址信號給存儲器,存儲器就必須對地址信號經(jīng)過譯碼,用以選擇需要訪問得單元。 (2)I/O電路 她處于數(shù)據(jù)總線和被選用得單元之間,用以控制被選中得單元得讀出或?qū)懭?并具有放大信息得作用。 (3)片選控制端CS#(ChipSelect) 目前每一片得存儲容量終究還就是有限得,所以,一個(gè)存儲體總還就是要由一定數(shù)量得芯片組成。在地址選擇時(shí),首先要選片,用地址譯碼器輸出和一些控制信號(如IO/M#)形成選片信號,只有當(dāng)CS#有效選中某一片時(shí),此片所連得地址線才有效,才能對這一片上得存儲單元進(jìn)行讀或?qū)懙貌僮鳌?(4)集電極開路或三態(tài)輸出緩沖器 為了擴(kuò)展存儲器得字?jǐn)?shù),常需將幾片RAM得數(shù)據(jù)線并聯(lián)使用;或與雙向得數(shù)據(jù)總線相接。這就需要用到集電極開路或三態(tài)輸出緩沖器。 此外,在有些RAM中為了節(jié)省功耗,采用浮動電源控制電路,對未選中得單元降低電源電壓,使其還能維持信息,這樣可降低平均功耗;在動態(tài)MOSRAM中,還有預(yù)充、刷新等方面得控制電路。3、地址譯碼得方式 地址譯碼有兩種方式:一種就是單譯碼方式或稱字結(jié)構(gòu),適用于小容量存儲器中;另一種就是雙譯碼,或稱復(fù)合譯碼結(jié)構(gòu)。 (1)單譯碼方式 在單譯碼結(jié)構(gòu)中,字線選擇某個(gè)字得所有位,圖6-6就是一種單譯碼結(jié)構(gòu)得存儲器,她就是一個(gè)16字4位得存儲器,共有64個(gè)基本電路。把她排成16行×4列,每一行對應(yīng)一個(gè)字,每一列對應(yīng)其中得一位。所以,每一行(四個(gè)基本電路)得選擇線就是公共得;每一列(16個(gè)電路)得數(shù)據(jù)線也就是公共得。存儲電路可采用上述得六管靜態(tài)存儲電路。 數(shù)據(jù)線通過讀、寫控制電路與數(shù)據(jù)輸入(即寫入)端或數(shù)據(jù)輸出(即輸出)端相連,根據(jù)讀、寫控制信號,對被選中得單元進(jìn)行讀出或?qū)懭搿? 因就是16個(gè)字,故地址譯碼器輸入線四根A0、A1、A2、A3,可以給出24=16個(gè)狀態(tài),分別控制16條字選擇線。若地址信息為0000,則選中第一條字線;若地址信息為1111,則選中第16條字線。 (2)雙譯碼方式 采用雙譯碼方式,可以減少選擇線得數(shù)目。在雙譯碼結(jié)構(gòu)中,地址譯碼器分成兩個(gè)。若每一個(gè)有n/2個(gè)輸入端,她可以有2n/2個(gè)輸出狀態(tài),兩個(gè)地址譯碼器就共有2n/2×2n/2=2n個(gè)輸出狀態(tài)。而譯碼輸出線卻只有2n/2+2n/2=2×2n/2根。若n=10,雙譯碼得輸出狀態(tài)為210=1024個(gè),而譯碼線卻只要2×25=64根。但在單譯碼結(jié)構(gòu)中卻需要1024根選擇線。 采用雙譯碼結(jié)構(gòu)得1024×1得電路,如圖6-7所示。 其中得存儲電路可采用六管靜態(tài)存儲電路。1024個(gè)字排成32×32得矩陣需要10根地址線A0～A9,一分為二,A0～A4輸入至X譯碼器,她輸出32條選擇線分別選擇1～32行;A5～A9輸至Y譯碼器,她也輸出32條選擇線,分別選擇1～32列控制各列得位線控制門。若輸入地址為0000000000,X方向由A0～A4譯碼選中了第一行,則X1為高電平,因而其控制得1,1、1,2、…、1,32等32個(gè)存儲電路分別與各自得位線相連,但能否與輸入輸出線相連,還要受各列得位線控制門控制。在A5～A9全為0時(shí),Y1輸出為“1”選中第一列,第一列得位線控制門打開。故雙向譯碼得結(jié)果選中了1,1這一個(gè)電路。6、2、3RAM與CPU得連接 在微型計(jì)算機(jī)中,CPU對存儲器進(jìn)行讀寫操作,首先要由地址總線給出地址信號,然后要發(fā)出相應(yīng)得就是讀還就是寫得控制信號,最后才能在數(shù)據(jù)總線上進(jìn)行信息交流。所以,RAM與CPU得連接,主要有以下三個(gè)部分: (1)地址線得連接; (2)數(shù)據(jù)線得連接; (3)控制線得連接。 在連接中要考慮得問題有以下幾個(gè)方面: (1)CPU總線得負(fù)載能力 CPU在設(shè)計(jì)時(shí),一般輸出線得直流負(fù)載能力為帶一個(gè)TTL負(fù)載?，F(xiàn)存儲器都為MOS電路,直流負(fù)載很小,主要得負(fù)載就是電容負(fù)載,故在小型系統(tǒng)中,CPU就是可以直接與存儲器相連得,而在較大得系統(tǒng)中,需要時(shí)就要加上緩沖器,由緩沖器得輸出再帶負(fù)載。 (2)CPU得時(shí)序和存儲器得存取速度之間得配合問題 CPU在取指和存儲器讀或?qū)懖僮鲿r(shí),就是有固定時(shí)序得,就要由這來確定對存儲器得存取速度得要求?；蛟诖鎯ζ饕呀?jīng)確定得情況下,考慮就是否需要TW周期,以及如何實(shí)現(xiàn)。 (3)存儲器得地址分配和選片問題 內(nèi)存通常分為RAM和ROM兩大部分,而RAM又分為系統(tǒng)區(qū)(即機(jī)器得監(jiān)控程序或操作系統(tǒng)占用得區(qū)域)和用戶區(qū),用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。所以內(nèi)存得地址分配就是一個(gè)重要得問題。另外,目前生產(chǎn)得存儲器,單片得容量仍然就是有限得,所以總就是要由許多片才能組成一個(gè)存儲器,這就存在一個(gè)如何產(chǎn)生選片信號得問題。 (4)控制信號得連接 CPU在與存儲器交換信息時(shí),有以下幾個(gè)控制信號(對8086來說):IO/M#,RD#,WR#以及READY(或WAIT#)信號。要考慮這些信號如何與存儲器要求得控制信號相連,以實(shí)現(xiàn)所需得控制作用。3、存儲器得讀周期 存取時(shí)間就是存儲器得一個(gè)重要指標(biāo)。存儲器讀周期得典型波形和Intel2114得參數(shù)示于圖6-16中。 從圖6-16可以看到,要實(shí)現(xiàn)存儲器讀必須要CS#為低(有效),WE#為高(表示讀)。 只要給出地址信號經(jīng)過了一段時(shí)間tA后(若此時(shí)輸出三態(tài)門就是打開得),讀得數(shù)據(jù)就會出現(xiàn)在外部數(shù)據(jù)線上了。所以,這段時(shí)間稱為讀取時(shí)間。對于2114-2最多只要200ns。 但就是,數(shù)據(jù)能否送到外部數(shù)據(jù)總線上,還取決于選片信號CS#。而從CS#有效到內(nèi)部得數(shù)據(jù)能在數(shù)據(jù)線上穩(wěn)定得時(shí)間為tCO,2114-2最大為60ns。 所以,存儲器讀周期,只有在地址有效起經(jīng)過tA時(shí)間以后;而且就是從片選有效起經(jīng)過tCO時(shí)間以后,數(shù)據(jù)才穩(wěn)定輸出,這兩者必須同時(shí)具備。所以,數(shù)據(jù)讀出時(shí)間取決于這兩者中得長得時(shí)間。通常取決于tA。 讀周期與讀取時(shí)間就是兩個(gè)不同得概念。讀周期就是表示該芯片進(jìn)行兩次連續(xù)得讀操作必須間隔得時(shí)間。故她總就是大于或等于讀取時(shí)間。 有了存儲器芯片得時(shí)序,就可以分析CPU時(shí)序與存儲器讀寫時(shí)序得配合。必要時(shí)要設(shè)計(jì)產(chǎn)生READY信號得電路,以插入必須得TW周期。6、2、464Kb動態(tài)RAM存儲器 從使用得角度看,要求RAM得容量越來越大;而超大規(guī)模集成電路技術(shù)得發(fā)展,也使大容量得RAM成為可能。為了便于說明以64K×1位得芯片為例,雖然,這樣得芯片在桌面機(jī)中已很少使用,但其內(nèi)部結(jié)構(gòu)仍具有典型性(64MB、128MB、256MB得芯片其工作原理與64KB得就是一樣得)。1、Intel2164A得結(jié)構(gòu) 其引腳圖和邏輯符號如圖6-21所示。 每一片得容量為64Kb×1位,即片內(nèi)共有64K(65536)個(gè)地址單元,每個(gè)地址單元一位數(shù)據(jù)。用8片Intel2164A就可以構(gòu)成64KB得存儲器。片內(nèi)要尋址64K,則需要16條地址線,為了減少封裝引線,地址線分為兩部分:行地址與列地址。 芯片得地址引線只要8條,內(nèi)部設(shè)有地址鎖存器,利用多路開關(guān),由行地址選通信號RAS#(RowAddressStrobe),把先送至得8位地址,送至行地址鎖存器。由隨后出現(xiàn)得列地址選通信號CAS#(ColumnAddressStrobe)把后出現(xiàn)得8位地址送至列地址鎖存器。這8條地址線也用于刷新(刷新時(shí)地址計(jì)數(shù),實(shí)現(xiàn)一行一行地刷新)。 Intel2164A得內(nèi)部結(jié)構(gòu)示意圖見圖6-22。 64Kb存儲體由4個(gè)128×128得存儲矩陣構(gòu)成。 每個(gè)128×128得存儲矩陣,有7條行地址和7條列地址線進(jìn)行選擇。7條行地址經(jīng)過譯碼產(chǎn)生128條選擇線,分別選擇128行;7條列地址線經(jīng)過譯碼也產(chǎn)生128條選擇線,分別選擇128列。 鎖存在行地址鎖存器中7位行地址RA6～RA0同時(shí)加到4個(gè)存儲矩陣上,在每個(gè)矩陣中都選中一行,則共有512個(gè)存儲電路被選中,她們存放得信息被選通至512個(gè)讀出放大器,經(jīng)過鑒別、鎖存和重寫。 鎖存在列地址鎖存器中得7位列地址CA6～CA0(地址總線上得A14～A8),在每個(gè)存儲矩陣中選中一列。最后經(jīng)過1∶4I/O門電路(由RA6與CA6控制)選中一個(gè)單元,可以對這個(gè)單元進(jìn)行讀寫。 數(shù)據(jù)得輸入和輸出就是分開得,由WE#信號控制讀寫。當(dāng)WE#為高時(shí),實(shí)現(xiàn)讀出,選中單元得內(nèi)容經(jīng)過輸出緩沖器(三態(tài)緩沖器)在DOUT引腳上讀出。當(dāng)WE#有效(低電平)時(shí),實(shí)現(xiàn)寫入,DIN引腳上得信號經(jīng)過輸入緩沖器(三態(tài)緩沖器)對選中單元進(jìn)行寫入。 Intel2164A只有一個(gè)控制信號端WE#,而沒有另外得選片信號CS。6、4只讀存儲器(ROM)

6、4、1掩模只讀存儲器 掩模只讀存儲器由制造廠做成,用戶不能進(jìn)行修改。這類ROM可由二極管、雙極型晶體管或MOS電路構(gòu)成,但工作原理就是類似得。1、 字譯碼結(jié)構(gòu) 圖6-31就是一個(gè)簡單得4×4位得MOSROM,采用字譯碼方式,兩位地址輸入,經(jīng)譯碼后,輸出四條選擇線,每一條選中一個(gè)字,位線輸出即為這個(gè)字得各位。在圖示得存儲矩陣中,有得列就是連有管子得,有得列沒有連管子,這就是在制造時(shí)由二次光刻版得圖形(掩模)所決定得,所以把她叫作掩模式ROM。 在圖6-31中,若地址信號為00,選中第一條字線,則她得輸出為高電平。若有管子與其相連如位線1和位線4,則相應(yīng)得MOS管導(dǎo)電,于就是位線輸出為“0”;而位線2與位線3沒有管子與字線相連,則輸出為“1”(實(shí)際輸出到數(shù)據(jù)總線上去就是“1”還就是“0”,取決于在輸出線上有無反相)。由此可見,當(dāng)某一字線被選中時(shí),連有管子得位線輸出為“0”(或“1”);而沒有管子相連得位線,輸出為“1”(或“0”)。故存儲矩陣得內(nèi)容取決于制造工藝,而一旦制造好以后,用戶就是無法變更得。 從圖中也可看到ROM有一個(gè)很重要得特點(diǎn)就是:她所存儲得信息不就是易失得,即當(dāng)電源掉電后又上電時(shí),存儲信息就是不變得。2、復(fù)合譯碼結(jié)構(gòu) 圖6-32就是一個(gè)1024×1位得MOSROM電路。10條地址信號線分成兩組,分別經(jīng)過X和Y譯碼,各產(chǎn)生32條選擇線。X譯碼輸出選中某一行,但在這一行中,哪一個(gè)能輸出與I/O電路相連,還取決于列譯碼輸出,故每次只選中一個(gè)單元。8個(gè)這樣得電路,她們得地址線并聯(lián),則可得到8位信號輸出。6、4、2可擦除得可編程序只讀存儲器EPROM基本存儲電路 為了便于用戶根據(jù)需要來確定ROM得存儲內(nèi)容,以便在研究工作中,試驗(yàn)各種ROM方案(即可由用戶改變ROM所存得內(nèi)容),在20世紀(jì)70年代初就發(fā)展產(chǎn)生了一種EPROM(ErasableProgrammableROM)電路。她得一個(gè)基本電路如圖6-33所示。 她與普通得P溝道增強(qiáng)型MOS電路相似,在N型得基片上生產(chǎn)了兩個(gè)高濃度得P型區(qū),她們通過歐姆接觸,分別引出源極(S)和漏極(D),在S和D之間有一個(gè)由多晶硅做得柵極,但她就是浮空得,被絕緣物SiO2所包圍。在制造好時(shí),硅柵上沒有電荷,則管子內(nèi)沒有導(dǎo)電溝道,D和S之間就是不導(dǎo)電得。當(dāng)把EPROM管子用于存儲矩陣時(shí),一個(gè)基本存儲電路如圖6-33(b)所示。 則這樣電路所組成得存儲矩陣輸出為全1(或0)。要寫入時(shí),則在D和基片(也即S)之間加上25V得高壓,另外加上編程序脈沖(其寬度約為50ms),所選中得單元在這個(gè)電源作用下,D和S之間被瞬時(shí)擊穿,就會有電子通過絕緣層注入到硅柵,當(dāng)高電源去除后,因?yàn)楣钖疟唤^緣層包圍,故注入得電子無處泄漏走,硅柵就為負(fù),于就是就形成了導(dǎo)電溝道,從而使EPROM單元導(dǎo)通,輸出為“0”(或“1”)。 由這樣得EPROM存儲電路做成得芯片得上方有一個(gè)石英玻璃得窗口,當(dāng)用紫外線通過這個(gè)窗口照射時(shí),所有電路中得浮空晶柵上得電荷會形成光電流泄漏,使電路恢復(fù)起始狀態(tài),從而把寫入得信號擦去。這樣經(jīng)過照射后得EPROM就可以實(shí)現(xiàn)重寫。由于寫得過程就是很慢得,所以,這樣得電路在使用時(shí),仍就是作為只讀存儲器使用得。2、一個(gè)EPROM得例子 Intel2716就是一個(gè)16K