第五章計算機組成原理

第五章存儲系統(tǒng)和結(jié)構(gòu)第五章計算機組成原理本章學習目的存儲系統(tǒng)設計目標：量大、快、成本低主存儲器的工作原理主存儲器的組成方式存儲芯片組成主存儲器的一般原則和方法高速緩沖存儲器和虛擬存儲器的基本原理第五章計算機組成原理本章內(nèi)容提要存儲系統(tǒng)的組成主存儲器的組織半導體隨機存儲器和只讀存儲器主存儲器的連接與控制提高主存讀寫速度的技術多體交叉存儲技術高速緩沖存儲器虛擬存儲器第五章計算機組成原理存儲系統(tǒng)的組成存儲器分類按存儲器在計算機系統(tǒng)中的作用高速緩沖存儲器主存儲器輔助存儲器第五章計算機組成原理存儲系統(tǒng)的組成存儲器分類按存取方式隨機存取存儲器RAM只讀存儲器ROM順序存取存儲器SAM:磁帶直接存取存儲器DAM：磁盤第五章計算機組成原理存儲系統(tǒng)的組成存儲器分類按存儲介質(zhì)磁芯存儲器：斷電不丟失，破壞性讀出半導體存儲器：斷電丟失磁表面存儲器光存儲器第五章計算機組成原理存儲系統(tǒng)的組成存儲器分類按信息的可保存性易失性存儲器非易失性存儲器破壞性讀出：重寫（再生）非破壞性讀出第五章計算機組成原理存儲系統(tǒng)的組成存儲系統(tǒng)層次結(jié)構(gòu)容量、速度和價格之間的矛盾Cache、主存儲器、輔助存儲器Cache存儲系統(tǒng)：彌補主存速度虛擬存儲系統(tǒng)：解決主存容量不足第五章計算機組成原理存儲系統(tǒng)的組成存儲系統(tǒng)層次結(jié)構(gòu)三級存儲系統(tǒng)：存取速度接近于Cache，存儲容量大，價格合理輔助硬件（存儲器控制電路）Cache主存CPU輔助軟硬件主存輔存CPU第五章計算機組成原理主存儲器的組織主存儲器的基本結(jié)構(gòu)存儲體地址線讀/寫控制線I/O地址譯碼驅(qū)動讀寫電路數(shù)據(jù)線第五章計算機組成原理主存儲器的組織主存儲器的存儲單元位，存儲字，存儲單元，存儲體，地址字節(jié)編址與字編址大端方案與小端方案第五章計算機組成原理主存儲器的組織主存儲器的主要技術指標存儲容量：字節(jié)編址，字編址存取速度存取時間Ta:啟動一次存儲器操作到完成該操作存取周期Tm:進行一次完整的讀寫操作主存帶寬Bm:每秒從主存進出信息的最大數(shù)量可靠性與功耗第五章計算機組成原理主存儲器的組織數(shù)據(jù)在主存中的存放字節(jié)編址，存儲字為64位（8個字節(jié)），讀/寫的數(shù)據(jù)有四種不同長度，它們分別是字節(jié)（8位）、半字（16位）、單字（32位）和雙字（64位）字節(jié)半字單字雙字第五章計算機組成原理主存儲器的組織數(shù)據(jù)在主存中的存放數(shù)據(jù)：字節(jié)、半字、雙字、單字、半字、單字、字節(jié)、單字不浪費存儲器資源的存放方法存儲字64位（8個字節(jié)）第五章計算機組成原理從存儲字的起始位置開始存放的方法

存儲字64位（8個字節(jié)）第五章計算機組成原理存儲字64位（8個字節(jié)）0181624329172533210183111941220513216142271523263427283635293730313938折中方法(邊界對齊方法)

此方法規(guī)定，雙字地址的最末三個二進制位必須為000，單字地址的最末兩位必須為00，半字地址的最末一位必須為0。它能夠保證無論訪問雙字、單字、半字或字節(jié)，都在一個存取周期內(nèi)完成，盡管存儲器資源仍然有浪費，但是浪費比第2種存放方法要少得多。第五章計算機組成原理半導體隨機存儲器和只讀存儲器RAM記憶單元電路記憶單元：存放一個二進制位的物理器件記憶單元的材料要求：有兩種穩(wěn)定狀態(tài)在外部信息的激勵下，兩種穩(wěn)定狀態(tài)可被無限次寫入在外部信號的激勵下，能讀出兩種穩(wěn)定狀態(tài)第五章計算機組成原理1.六管靜態(tài)MOS記憶單元電路靜態(tài)RAM是利用雙穩(wěn)態(tài)觸發(fā)器來記憶信息的。六管靜態(tài)MOS記憶單元電路中的T1～T6管構(gòu)成一個記憶單元的主體，能存放一位二進制信息，其中：T1、T2管構(gòu)成存儲二進制信息的雙穩(wěn)態(tài)觸發(fā)器。ABT1T2T5T6T3字線位線I/O位線I/OVccT4字線讀1001寫讀1讀0寫1寫01001第五章計算機組成原理2.四管動態(tài)MOS記憶單元電路動態(tài)RAM是利用柵極電容上的電荷來記憶信息的。四管動態(tài)記憶單元電路中的T1、T2管不再構(gòu)成雙穩(wěn)態(tài)觸發(fā)器，而靠MOS電路中的柵極電容C1、C2來存儲信息的。ABT1T2T3位線I/O位線I/O字線T4VccC1C2字線1001讀1讀0讀第五章計算機組成原理3.單管動態(tài)記憶單元電路單管動態(tài)記憶單元由一個MOS管T1和一個存儲電容C構(gòu)成。單管動態(tài)記憶單元是破壞性讀出，即當讀操作完畢，存儲電容C上的電荷已被泄放完，必須采取重寫（再生）的措施。T字線C位線C0字線第五章計算機組成原理半導體隨機存儲器和只讀存儲器動態(tài)RAM的刷新刷新間隔MOS型動態(tài)存儲器：2ms刷新和重寫（再生）的區(qū)別：時機？方式（行，單元）第五章計算機組成原理半導體隨機存儲器和只讀存儲器動態(tài)RAM的刷新刷新方式集中式分散式異步式第五章計算機組成原理刷新方式32×32=1024個記憶單元每刷新一行占用一個存取周期500ns（0.5μs）32行32列…………第五章計算機組成原理1.集中刷新方式刷新時間=存儲體矩陣行數(shù)×刷新周期

優(yōu)點:系統(tǒng)的存取速度比較高

缺點:是在集中刷新期間必須停止讀/寫，這一段時間稱為“死區(qū)”，而且存儲容量越大，死區(qū)就越長。刷新間隔（2ms）讀/寫操作刷新013967396839993968個周期（1984μs）32個周期（16μs）……第五章計算機組成原理2.分散刷新方式

刷新間隔（32μs）周期0周期1周期31讀/寫讀/寫讀/寫刷新刷新刷新…

優(yōu)點：沒有死區(qū)

缺點：第一是加長了系統(tǒng)的存取周期，降低了整機的速度；第二是刷新過于頻繁第五章計算機組成原理3.異步刷新方式相鄰兩行的刷新間隔=最大刷新間隔時間/行數(shù)

刷新時間間隔=2ms/32=62.5μs刷新間隔（2ms）讀/寫讀/寫讀/寫刷新刷新刷新…62μs0.5μs62.5μs62.5μs

異步刷新方式雖然也有死區(qū)，但比集中刷新方式的死區(qū)小得多，僅為0.5μs。這樣可以避免使CPU連續(xù)等待過長的時間，而且減少了刷新次數(shù)，是比較實用的一種刷新方式。第五章計算機組成原理半導體隨機存儲器和只讀存儲器動態(tài)RAM的刷新刷新控制刷新請求和訪存請求同時發(fā)生時刷新對CPU是透明的刷新通常是一行一行地進行的刷新僅考慮單個芯片的存儲容量第五章計算機組成原理半導體隨機存儲器和只讀存儲器RAM芯片分析RAM芯片地址線-Ai數(shù)據(jù)線-Di片選線-CE,CS讀寫控制線-WE,OE第五章計算機組成原理半導體隨機存儲器和只讀存儲器RAM芯片分析地址譯碼方式把地址線送來的地址信號翻譯成對應存儲單元的字選擇信號單譯碼方式（字選法）雙譯碼方式（重合法）第五章計算機組成原理字結(jié)構(gòu)、單譯碼方式RAM

第五章計算機組成原理

雙譯碼方式對應的存儲芯片結(jié)構(gòu):位結(jié)構(gòu)，字段結(jié)構(gòu)X選擇線Y選擇線…………第五章計算機組成原理位結(jié)構(gòu)、雙譯碼方式RAM第五章計算機組成原理雙譯碼方式與單譯碼方式相比，減少了選擇線數(shù)目和驅(qū)動器數(shù)目。存儲容量越大，這兩種方式的差異越明顯典型的RAM芯片記憶單元總數(shù)開放后是一個常數(shù)25625625625688雙譯碼655366553616單譯碼驅(qū)動器數(shù)選擇線數(shù)占用地址位譯碼方式第五章計算機組成原理半導體隨機存儲器和只讀存儲器半導體只讀存儲器ROM的種類掩膜式ROM（MROM）：無法改變一次可編程ROM（PROM）可擦除可編程ROM（EPROM）閃速存儲器（flashmemory）第五章計算機組成原理半導體隨機存儲器和只讀存儲器RAM芯片分析ROM芯片地址線-Ai數(shù)據(jù)線-Di片選線-CE,CS編程線-PGM第五章計算機組成原理半導體隨機存儲器和只讀存儲器半導體存儲器的封裝DIP存儲芯片內(nèi)存條單列直插存儲模塊SIMM雙列直插存儲模塊DIMM直插存儲模塊RIMM第五章計算機組成原理主存儲器的連接與控制主存儲器容量的擴展位擴展總?cè)萘啃酒萘靠偲瑪?shù)＝

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片64K×1161第五章計算機組成原理64K×8

芯片組A15～A0D7～D0__CS___WE__CSA0A15D0D7___WE64K×112345678I/OI/OI/OI/OI/OI/OI/OI/O......................……地址總線數(shù)據(jù)總線..第五章計算機組成原理

當CPU訪問該存儲器時，其發(fā)出的地址和控制信號同時傳給8個芯片，選中每個芯片的同一單元，其單元的內(nèi)容被同時讀至數(shù)據(jù)總線的相應位，或?qū)?shù)據(jù)總線上的內(nèi)容分別同時寫入相應單元。D0D6D7D7～D0CSA15～A0WE64K×164K×164K×1第五章計算機組成原理主存儲器的連接與控制主存儲器容量的擴展字擴展總?cè)萘啃酒萘靠偲瑪?shù)＝

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片16K×8148第五章計算機組成原理16K×816K×816K×816K×8___WE__CSD7～D0A15～A0A13～A0A15～A14___WE___WE___WE___WED7～D0D7～D0D7～D0A13～A0__CS__CS__CS__CSA13～A0A13～A0譯碼器__Y3__Y2__Y1__Y0...。。。。。A13～A0D7～D064K×8

芯片組A15～A0D7～D0__CS___WE第五章計算機組成原理D7～D0CS0A13～A0WE16K×816K×816K×816K×82:4譯碼器A14A15CS1CS2CS3第五章計算機組成原理

在同一時間內(nèi)四個芯片中只能有一個芯片被選中。四個芯片的地址分配如下：第一片最低地址0000H

最高地址3FFFH

第二片最低地址4000H

最高地址7FFFH

第三片最低地址8000H

最高地址BFFFH

第四片最低地址C000H

最高地址FFFFH第五章計算機組成原理主存儲器的連接與控制主存儲器容量的擴展字和位同時擴展總?cè)萘啃酒萘靠偲瑪?shù)＝

容量地址數(shù)據(jù)存儲器64K×8168

存儲芯片16K×4144第五章計算機組成原理2:4譯碼器D7～D0A13～A0WED7～D4D3～D016K×416K×416K×416K×416K×416K×416K×416K×4CS0A14A15CS1CS2CS3第五章計算機組成原理主存儲器的連接與控制存儲芯片的地址分配和片選片選與字選線選法全譯碼法部分譯碼法第五章計算機組成原理1.線選法直接相連，不用譯碼器不允許同時有多位有效芯片A19～A15A14～A11A10～A0

地址范圍

0#未用111000…007000～

11…1077FFH1#未用110100…006800～

11…106FFFH2#未用101100…005800～

11…105FFFH3#未用011100…003800～

11…103FFFH第五章計算機組成原理2.全譯碼法片內(nèi)尋址外的全部高位地址線作為地址譯碼器的輸入芯片A19～A13A12A11A10～A0

地址范圍

0#0…00000…000000～

11…1007FFH1#0…00100…000800～

11…100FFFH2#0…01000…001000～

11…1017FFH

3#0…01100…001800～

11…101FFFH第五章計算機組成原理3.部分譯碼法片內(nèi)尋址外的部分高位地址線作為地址譯碼器的輸入地址重疊，基本地址0000H00000H07FFH007FFH0FFFH00FFFH17FFH017FFH1FFFH01FFFH027FFH0800H1000H1800H00800H01000H01800H02000H0123012301232K2K2K2K2K2K2K2K8K×8存儲器1M×8存儲空間…8K8K第五章計算機組成原理主存儲器的連接與控制主存儲器和CPU的連接主存和CPU之間的硬連接主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMAR第五章計算機組成原理主存儲器的連接與控制主存儲器和CPU的連接CPU對主存的基本操作（讀）主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR第五章計算機組成原理主存儲器的連接與控制主存儲器和CPU的連接CPU對主存的基本操作（寫）主存容量2k字字長n位地址總線數(shù)據(jù)總線ReadWriteMFCk位n位CPUMDRMARMARMDR第五章計算機組成原理多體交叉存儲技術并行訪問存儲器共用一套地址寄存器和譯碼電路主存帶寬提高n倍指令和數(shù)據(jù)連續(xù)存放訪問主存的沖突大第五章計算機組成原理多體交叉存儲技術交叉訪問存儲器第五章計算機組成原理模4交叉編址模塊號地址編址序列橫向編址對應二進制地址的最低兩位M00，4，8，12，…，4i+0，…00M11，5，9，13，…，4i+1，…