數(shù)字電子技術(shù)基礎(chǔ)學(xué)習(xí)通超星期末考試答案章節(jié)答案2024年

數(shù)字電子技術(shù)基礎(chǔ)學(xué)習(xí)通超星期末考試章節(jié)答案2024年邏輯代數(shù)的表示方法“與運(yùn)算”:用乘積AB表示：當(dāng)A,B都為“1”時(shí)，其值為“1”，否則為“0”。

（

）

答案:對(duì)反演律又稱(chēng)摩根定律，是非常重要又非常有用的公式，它經(jīng)常用于邏輯函數(shù)的變換

答案:對(duì)邏輯代數(shù)的運(yùn)算規(guī)則和普通代數(shù)是一致的

答案:錯(cuò)一個(gè)邏輯函數(shù)的表示方法有：（）、（）、（）、（）、（）

答案:函數(shù)表達(dá)式;邏輯電路圖;真值表;卡諾圖;波形圖八進(jìn)制數(shù)（16）8比十進(jìn)制數(shù)16小。

答案:對(duì)在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。

答案:對(duì)因?yàn)锽CD碼是一組四位二進(jìn)制數(shù)，所以BCD碼能表示十六進(jìn)制以?xún)?nèi)的任何一個(gè)數(shù)碼。

答案:錯(cuò)邏輯函數(shù)表達(dá)式的化簡(jiǎn)結(jié)果是唯一的。

答案:錯(cuò)（10110010.1011）2=(

)8=(

)16。

答案:262.54;B2.B(1111000)8421BCD=(

)10=(

)16。

答案:78;4E（30.25）=（

）2=（

）16

答案:11110.01;1E.4（3F）16=（

）2=（

）10=（

）8

答案:00111111;63;77（01000）2＋（10101）2＝（

）2＝（）10＝(

)16。

答案:11101;29;1D為了簡(jiǎn)化運(yùn)算器的電路結(jié)構(gòu)，用_____碼相加完成兩數(shù)相減運(yùn)算。

答案:補(bǔ)(53)10=(

)2=(

)16。

答案:110101;35（10010001.11）2=（

）10=（

）8421BCD。

答案:145.75;000101000101.01110101若兩個(gè)函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。

答案:錯(cuò)若兩個(gè)函數(shù)具有不同的真值表，則兩個(gè)邏輯函數(shù)必然不相等。

答案:對(duì)邏輯變量“1”表示數(shù)值1，“0”表示沒(méi)有的意思。

答案:錯(cuò)若兩個(gè)函數(shù)具有相同的真值表，則兩個(gè)邏輯函數(shù)必相等。

答案:對(duì)異或函數(shù)和同或函數(shù)在邏輯上互為反函數(shù)。

答案:對(duì)如果X+Y和X+Z的邏輯值相同，則Y和Z的邏輯值一定相同。

答案:錯(cuò)卡諾圖的化簡(jiǎn)結(jié)果是唯一的

答案:錯(cuò)卡諾圖中，相鄰性指包圍任一方格的其他方格都與這個(gè)方格相鄰。

答案:錯(cuò)波形圖只能用于描述電路的結(jié)果，不能用于分析邏輯電路的邏輯功能。

答案:錯(cuò)邏輯函數(shù)的描述方法只能按真值表、邏輯函數(shù)式、邏輯圖的順序依次使用。

答案:錯(cuò)無(wú)關(guān)項(xiàng)在卡諾圖當(dāng)作1也可當(dāng)作0。

答案:對(duì)/star3/origin/e8b382cb76776c24bd04d874efa48df2.png

答案:B函數(shù)F=AB+BC，使F=1的輸入ABC組合為（

）。

答案:110/star3/origin/ed42c12241e869b5e52ff1d979975402.png

答案:“或”門(mén)1、邏輯代數(shù)又稱(chēng)為

代數(shù)。最基本的邏輯關(guān)系有

、

、

三種。

答案:布爾;與;或;非邏輯函數(shù)常用的四種表示方法：

、

、

、

。

答案:真值表;邏輯圖;邏輯函數(shù)式;波形圖邏輯函數(shù)式F=ABC+A'+B'+C'=

。

答案:11、邏輯函數(shù)L=A'B'C'D'+A+B+C+D=

。

答案:1普通TTL與非門(mén)的輸出端允許直接相連，實(shí)現(xiàn)線與。（×）

答案:錯(cuò)三態(tài)門(mén)的三種狀態(tài)分別為：高電平、低電平、不高不低的電壓。（×）

答案:錯(cuò)CMOS或非門(mén)與TTL或非門(mén)的邏輯功能完全相同。（√）

答案:對(duì)TTL與非門(mén)的多余輸入端可以接固定高電平。（√）

答案:對(duì)普通的邏輯門(mén)電路的輸出端不可以并聯(lián)在一起，否則可能會(huì)損壞器件。（√）

答案:對(duì)一般TTL門(mén)電路的輸出端可以直接相連，實(shí)現(xiàn)線與。（×）

答案:錯(cuò)下來(lái)不屬于三態(tài)門(mén)的狀態(tài)的是（

D

）

答案:低阻態(tài)下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是（

D）。

答案:OC門(mén)以下電路中常用于總線應(yīng)用的是（A）。

答案:三態(tài)門(mén)對(duì)于CMOS與非門(mén)電路，其多余輸入端正確的處理方法是（

）。D

答案:通過(guò)電阻接VTTL與非門(mén)的多余輸入端懸空時(shí)，相當(dāng)于輸入

電平。答：高

答案:高TTL與非門(mén)多余的輸入端應(yīng)接

。答：高阻

答案:高阻輸出端可以直接相連，實(shí)現(xiàn)線與的TTL門(mén)電路稱(chēng)為

門(mén)。答：OC

答案:OCOC門(mén)稱(chēng)為

門(mén)，多個(gè)OC門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)

功能。答：集電極開(kāi)路、線與

答案:集電極開(kāi)路;線與/star3/origin/89a7a48849bb49b4db9f445261042f8b.png

答案:D';AB/star3/origin/35e82309d49fead4dc60e1ea842e9532.png

答案:列出邏輯式列出真值表：電路功能：一位全加器，A、B為兩個(gè)加數(shù)，C為來(lái)自低位的進(jìn)位，S是相加的和，CO是進(jìn)位。/star3/origin/5e29f7e73d12aba5d37daf4d5158e779.png

答案:邏輯表達(dá)式：功能

：從真值表看出，ABC=000或ABC=111時(shí)，F(xiàn)=0，而A、B、C取值不完全相同時(shí)，F(xiàn)=1。故這種電路稱(chēng)為“不一致”電路。/star3/origin/19ebb7c39189ead54ab389f6f8044f96.png

答案:功能描述：

由地址碼C2C1選擇B2B1的最小項(xiàng)的反變量輸出。/star3/origin/f3ffbe996a592cb496b64050de78fbc0.png

答案:（1）(2)解：由真值表得出函數(shù)表達(dá)式：令則/star3/origin/c1e463b0127f76b93ae30603c83bd560.png

答案:八選一數(shù)據(jù)選擇器的輸出表達(dá)式/star3/origin/bb9483323c1ad4931b9dbcdd8bd5027a.png

答案:列出表達(dá)式列真值表邏輯功能：該電路實(shí)現(xiàn)一個(gè)全加器，Ａ、Ｂ為兩個(gè)加數(shù)，C為低位進(jìn)位數(shù)，Ｆ１為和，Ｆ２為進(jìn)位輸出。約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作0。

答案:對(duì)八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。

答案:錯(cuò)若要對(duì)200個(gè)編碼對(duì)象進(jìn)行編碼，則至少需要（

）位二進(jìn)制代碼編碼。

答案:8一個(gè)具有N個(gè)地址端的數(shù)據(jù)選擇器的功能是（

）。

答案:2N選1

十六路數(shù)據(jù)選擇器，其地址輸入端有（

）個(gè)。

答案:4半加器和的輸出端與輸入端的邏輯關(guān)系是（

）

答案:異或

若要對(duì)29個(gè)編碼對(duì)象進(jìn)行編碼，則至少需要（

）位二進(jìn)制代碼編碼。

答案:5組合邏輯電路通常由（

）組合而成。

答案:門(mén)電路一個(gè)8線-3線優(yōu)先編碼器74LS148，輸入是低電平有效，當(dāng)輸入最高位和最低位同時(shí)為1而其余位為0時(shí)，則其輸出編碼應(yīng)為（

）。

答案:110/star3/origin/0690c15b8ba8197910d976bf863bbd23.png

答案:1110111116位輸入的二進(jìn)制編碼器，其輸出端有(

)位。

答案:4在下列邏輯電路中，不是組合邏輯電路的是（

）。

答案:寄存器/star3/origin/ae8077f74267f60fbf93d60221d4d49e.png

答案:或非門(mén)七段字符顯示器的內(nèi)部接法有兩種形式：共

接法和共

接法。

答案:陽(yáng)極;陰極從一組輸入數(shù)據(jù)中選出一個(gè)作為數(shù)據(jù)傳輸?shù)某Ｓ媒M合邏輯電路叫做

。

答案:數(shù)據(jù)選擇器/star3/origin/e8b2c80ed8e789dc2b505c8bfc6766a7.png

答案:10111111采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較

位。

答案:高/star3/origin/acf139943152b56e8a442bbcad6a5618.png

答案:11101111驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為

有效，而驅(qū)動(dòng)共陰極的輸出電平為

有效。

答案:低;高16選1數(shù)據(jù)選擇器的地址端有

位。

答案:4組合邏輯電路是指電路的輸出僅由當(dāng)前的___________的決定。

答案:輸入數(shù)字電路按邏輯功能的不同特點(diǎn)可分為兩大類(lèi)，即：

邏輯電路和

邏輯電路。

答案:組合;時(shí)序D觸發(fā)器的特性方程為Qn+1=D，與Qn無(wú)關(guān)，所以它沒(méi)有記憶功能。

答案:錯(cuò)同步SR觸發(fā)器由于受到時(shí)鐘信號(hào)的控制，因此沒(méi)有禁止態(tài)。

答案:錯(cuò)半導(dǎo)體存儲(chǔ)器的基本結(jié)構(gòu)都是由地址譯碼器、存儲(chǔ)矩陣和讀寫(xiě)控制電路三大部分構(gòu)成的（√）

答案:對(duì)快閃存儲(chǔ)器是一種高性能的隨機(jī)存儲(chǔ)器。（×）

答案:錯(cuò)靜態(tài)存儲(chǔ)器的基本構(gòu)成單元是觸發(fā)器。

答案:對(duì)/star3/origin/0d987be3de7c6fed04282b33417df095.png

答案:對(duì)RAM掉電后數(shù)據(jù)易丟失，而ROM掉電后仍能保持?jǐn)?shù)據(jù)。（√）

答案:對(duì)ROM和RAM中存入的信息在電源斷掉后都不會(huì)丟失。（×）

答案:錯(cuò)JK觸發(fā)器要實(shí)現(xiàn)Qn+1=1時(shí)，J、K端的取值為J=1,K=0。

答案:對(duì)如果觸發(fā)器的次態(tài)僅取決于CP（A

）時(shí)輸入信號(hào)的狀態(tài)，就可以克服空翻。

答案:上升（下降）沿如果一個(gè)半導(dǎo)體儲(chǔ)存器中有m位地址線，則應(yīng)有

個(gè)儲(chǔ)存單元，若輸出位數(shù)為n位，則其存儲(chǔ)容量為

位。(

D

)

答案:2m、

2m×n隨機(jī)存取存儲(chǔ)器具有(

A

)功能。

答案:讀/寫(xiě)/star3/origin/bc5edfd06309715271851e09eb151d35.png

答案:JK=11

只讀存儲(chǔ)器ROM中的內(nèi)容，當(dāng)電源斷掉后又接通，存儲(chǔ)器中的內(nèi)容(D)。

答案:保持不變要構(gòu)成容量為1K×8的RAM，采用字?jǐn)U展，需要

片容量為256×8的RAM。4

答案:4存儲(chǔ)容量為4K×8位的RAM存儲(chǔ)器，其地址線為

條、數(shù)據(jù)線為

條。12，8

答案:12;8FPGA稱(chēng)為

?，F(xiàn)場(chǎng)可編程門(mén)陣列

答案:現(xiàn)場(chǎng)可編程門(mén)陣列/star3/origin/d7f73003ed815241a3e221e120f9c9b8.png

答案:1觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、

、

和邊沿型；

答案:電平型;脈沖型CPLD稱(chēng)為

邏輯器件。復(fù)雜的可編程

答案:復(fù)雜的可編程半導(dǎo)體存儲(chǔ)器從存、取功能上分為

和

。隨機(jī)存儲(chǔ)器、只讀存儲(chǔ)器

答案:隨機(jī)存儲(chǔ)器;只讀存儲(chǔ)器觸發(fā)器按功能分類(lèi)有

，

，

和

等四種觸發(fā)器。

答案:SR觸發(fā)器;JK觸發(fā)器;D觸發(fā)器;T觸發(fā)器二進(jìn)制計(jì)數(shù)器既可實(shí)現(xiàn)計(jì)數(shù)也可用于分頻。

答案:對(duì)時(shí)序電路一定含有記憶功能的器件。

答案:對(duì)/star3/origin/8d7890f703cfe050c84ff8a8046c1c0e.png

答案:十進(jìn)制計(jì)數(shù)器在同步計(jì)數(shù)器中，各觸發(fā)器狀態(tài)改變時(shí)刻（

）。

答案:相同/star3/origin/ae47784ca694c83446a4511a5f705fea.png

答案:移位寄存器/star3/origin/6b2a4102003543ebc7485bb5e11edfac.png

答案:十進(jìn)制加法以下電路中，哪個(gè)不是時(shí)序邏輯電路（

）。

答案:譯碼器8位移位寄存器，串行輸入時(shí)經(jīng)（

）個(gè)脈沖后，8位數(shù)碼全部移入寄存器中。

答案:8同步時(shí)序邏輯電路和異步時(shí)序邏輯電路比較，其差別在于后者（

）。

答案:沒(méi)有統(tǒng)一的時(shí)鐘脈沖控制

有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（

）。

答案:1011--0110--1100--1000--0000

/star3/origin/4baf9464f0cbbd3f0101df436ede9560.png

答案:五下列電路中，不屬于時(shí)序電路的是（）

答案:全加器在移位寄存器中采用并行輸出比串行輸出（

）。

答案:快

請(qǐng)判斷以下哪個(gè)電路不是時(shí)序邏輯電路。

答案:譯碼器

時(shí)序邏輯電路中一定包含（

）。

答案:觸發(fā)器計(jì)數(shù)器按照各觸發(fā)器是否同時(shí)翻轉(zhuǎn)分為

式和

式兩種。

答案:同步;異步若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用

個(gè)觸發(fā)器，它有

個(gè)無(wú)效狀態(tài)。

答案:3;1若要構(gòu)成十七進(jìn)制計(jì)數(shù)器，至少用

個(gè)觸發(fā)器，它有

個(gè)無(wú)效狀態(tài)。

答案:5;15/star3/origin/a4d10a4708cb6036b952de6f99dc3b71.png

答案:5若要構(gòu)成七進(jìn)制計(jì)數(shù)器，最少用

個(gè)觸發(fā)器，它有

個(gè)無(wú)效狀態(tài)。

答案:3;1計(jì)數(shù)器按照各觸發(fā)器是否同時(shí)翻轉(zhuǎn)分為

式和

式兩種。

答案:同步;異步含有觸發(fā)器的數(shù)字電路屬于

邏輯電路。

答案:時(shí)序若要構(gòu)成六十進(jìn)制計(jì)數(shù)器，至少用

個(gè)觸發(fā)器，它有

個(gè)無(wú)效狀態(tài)。

答案:6;4若要構(gòu)成六進(jìn)制計(jì)數(shù)器，最少用

個(gè)觸發(fā)器，它有

個(gè)無(wú)效狀態(tài)。

答案:3;2所謂時(shí)序邏輯電路是指電路的輸出不僅與當(dāng)時(shí)的

有關(guān)，而且與電路的

有關(guān)。

答案:輸入;歷史狀態(tài)石英晶體多諧振蕩器穩(wěn)定性好，工作頻率高。（√）

答案:對(duì)多諧振蕩器主要用于波形整形。（×）

答案:錯(cuò)多諧振蕩器有兩個(gè)穩(wěn)態(tài)。（×）

答案:錯(cuò)以下電路中,常常用于延時(shí)、定時(shí)的電路是（

C

）。

答案:單穩(wěn)態(tài)觸發(fā)器/star3/origin/9a3dfe94a9d8bc9d99202dd1104b290b.png

答案:施密特觸發(fā)器

為了將正弦波信號(hào)變換為同頻率的矩形波信號(hào)，應(yīng)選用（B）

答案:施密特觸發(fā)器具有脈沖整形的電路是（

C

）。

答案:施密特觸發(fā)器以下電路中，欲獲得一個(gè)數(shù)字系統(tǒng)的時(shí)鐘脈沖源，應(yīng)采用（

C

）。

答案:多諧振蕩器D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小,輸出電壓越精確。（√）

答案:對(duì)一個(gè)N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進(jìn)行N次比較。（√）

答案:對(duì)下列幾種A/D轉(zhuǎn)換器中，轉(zhuǎn)換速度最快的是（

A

）。

答案:并行A/D轉(zhuǎn)換器

將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低發(fā)生變化應(yīng)選用（

D

）位的A/D轉(zhuǎn)換器。

答案:9有一個(gè)4位的倒T型電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器，設(shè)它的參考電壓為10V，當(dāng)輸入數(shù)字量為1100時(shí)，輸出電壓為

V。-7.5V

答案:-7.5V已知被轉(zhuǎn)換的信號(hào)的上限截止頻率為10kHz，則A/D轉(zhuǎn)換器的采樣頻率應(yīng)高于

kHz。

20

答案:20A/D轉(zhuǎn)換的一般步驟包括

、

、

和

。采樣，保持、量化、編碼

答案:采樣;保持;量化;編碼/star3/origin/f37ceba25f0326c6d042dbd43c88f970.png

答案:錯(cuò)若兩個(gè)邏輯函數(shù)具有不同的邏輯函數(shù)式，則兩個(gè)邏輯函數(shù)必然不相等。

答案:錯(cuò)8421碼1001比0001大。

答案:對(duì)/star3/origin/ff344deac6bab7b117f6f0b837d84980.png

答案:F(A,B,C)=∑m(3,4,6,7)/star3/origin/83a2b8fd4a959cee54ab574c8c5a0fd7.png

答案:D0=D2=0，D1=D3=1若在編碼器中有50個(gè)編碼對(duì)象，則要求輸出二進(jìn)制代碼位數(shù)為

位。

答案:6對(duì)于TTL與非門(mén)閑置輸入端的處理，不正確的是

。

答案:接地/star3/origin/bb255bd25f167301023bf79375849b49.png

答案:B邏輯函數(shù)的表示方法中具有唯一性的是

。

答案:真值表組合邏輯電路設(shè)計(jì)的結(jié)果一般是要得到

。

答案:邏輯電路圖一個(gè)8線-3線優(yōu)先編碼器74LS148，輸入是低電平有效，當(dāng)輸入最高位和最低位同時(shí)為1而其余位為0時(shí)，則其輸出編碼應(yīng)為（

）。

答案:001一位十六進(jìn)制數(shù)可以用

位二進(jìn)制數(shù)來(lái)表示。

答案:4從一組輸入數(shù)據(jù)中選出一個(gè)作為數(shù)據(jù)傳輸?shù)某Ｓ媒M合邏輯電路叫做

。

答案:數(shù)據(jù)選擇器/star3/origin/55f04cae68b82f238b77654a04a75c87.png

答案:10111111邏輯函數(shù)有四種常用的表示方法，它們分別是

、

、邏輯函數(shù)式和邏輯圖。

答案:真值表;波形圖/star3/origin/a39647c4534286414eae94a7d6b61441.png

答案:D';AB七段字符顯示器的內(nèi)部接法有兩種形式：共

接法和共

接法。

答案:陽(yáng)極;陰極OC門(mén)稱(chēng)為集電極開(kāi)路門(mén)，多個(gè)OC門(mén)輸出端并聯(lián)到一起可實(shí)現(xiàn)

功能。

答案:線與/star3/origin/e63a72ce7c3bf8a6c1604c5a37b7643c.png

答案:1邏輯代數(shù)又稱(chēng)為布爾代數(shù)。最基本的邏輯關(guān)系有

、

、

三種。

答案:與邏輯;或邏輯;非邏輯/star3/origin/4d228b3d89ccc6038328debf5b98cc19.png

答案:∑m(1,4,5,6/star3/origin/052036b23e733480e01e671d520df7d7.png

答案:1001/star3/origin/eaa0e198624237f4bf1a5a23a4bfa52a.png

答案:1001011一個(gè)8421BCD碼計(jì)數(shù)器至少需要（

）個(gè)觸發(fā)器。

答案:4/star3/origin/1d4e3070d718d23900849a2519d12e5b.png

答案:6一個(gè)四位二進(jìn)制減法計(jì)數(shù)器的起始值為1001,經(jīng)過(guò)100個(gè)時(shí)鐘脈沖作用之后的值為。

答案:0101/star3/origin/e53792f2e84ab5128551b3aab988be6c.png

答案:2500Hz/star3/origin/c2e32cfcd7beff65e3ad53d7993d9c99.png

答案:模3可逆計(jì)數(shù)器有一雙向移位寄存器,高位在左,低位在右,欲將存放在該移位寄存器中的二進(jìn)制數(shù)乘上十進(jìn)制數(shù)4,則需將該移位寄存器中的數(shù)左移位。

答案:2/star3/origin/91630c4fc21e0b3b80acc9d51e82c7de.png

答案:101101/star3/origin/7a23fb6e96bb8df46b1cb791ab74f495.png

答案:0,1/star3/origin/3f4e624fe06e18599ec1864026bd3217.png

答案:不能同時(shí)為1以下不屬于組合邏輯電路的器件是__________。

答案:寄存器/star3/origin/0bf57215b36afada8ff5fd6405b33bed.png

答案:B=C=0用兩片4位比較器74HC85串聯(lián)接成8位數(shù)值比較器時(shí),低位片中的Y(A>B)、Y(A答案:001一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí),最多可以有__________個(gè)數(shù)據(jù)信號(hào)輸出。

答案:8當(dāng)七段顯示譯碼器的七個(gè)輸出端狀態(tài)為abcdefg=0011111時(shí)(高電平有效),譯碼器輸入狀態(tài)(8421BCD碼)應(yīng)為_(kāi)___________。

答案:0110為了使74HC138正常工作,使能輸入端S1、S2‘和S3’的電平應(yīng)是__________。

答案:100為了使74HC138正常工作,使能輸入端S1、S2￠和S3￠的電平應(yīng)是__________。

答案:100下列電路中,屬于組合邏輯電路的是__________。

答案:譯碼器求一個(gè)邏輯函數(shù)Y的對(duì)偶式Y(jié)D時(shí)，下列說(shuō)法不正確的是________