AltiumDesigner電路與PCB設(shè)計(jì)知到智慧樹期末考試答案題庫(kù)2024年秋四川郵電職業(yè)技術(shù)學(xué)院_第1頁(yè)
AltiumDesigner電路與PCB設(shè)計(jì)知到智慧樹期末考試答案題庫(kù)2024年秋四川郵電職業(yè)技術(shù)學(xué)院_第2頁(yè)
AltiumDesigner電路與PCB設(shè)計(jì)知到智慧樹期末考試答案題庫(kù)2024年秋四川郵電職業(yè)技術(shù)學(xué)院_第3頁(yè)
免費(fèi)預(yù)覽已結(jié)束,剩余4頁(yè)可下載查看

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

AltiumDesigner電路與PCB設(shè)計(jì)知到智慧樹期末考試答案題庫(kù)2024年秋四川郵電職業(yè)技術(shù)學(xué)院快捷鍵“Shift+空格鍵”是在交互布線的過程中,切換布線形狀。()

A:對(duì)B:錯(cuò)

答案:對(duì)PCB設(shè)計(jì)時(shí),兩相鄰層間的布線要互相平行,垂直則容易產(chǎn)生耦合。()

A:對(duì)B:錯(cuò)

答案:B:錯(cuò)元件在自動(dòng)布局后是按照種類排列在一起。()

A:錯(cuò)B:對(duì)

答案:A:錯(cuò)網(wǎng)絡(luò)表用于記錄和描述電路中的各個(gè)元件的數(shù)據(jù)以及各個(gè)元件之間的連接關(guān)系。()

A:對(duì)B:錯(cuò)

答案:A:對(duì)Ctrl+M是測(cè)量快捷鍵。()

A:對(duì)B:錯(cuò)

答案:對(duì)總線分支是為電路原理圖更為美觀,不具備任何電氣連接的意義。()

A:對(duì)B:錯(cuò)

答案:對(duì)層次原理圖是一種模塊化的電路結(jié)構(gòu),頂層原理圖由方塊電路構(gòu)成。()

A:對(duì)B:錯(cuò)

答案:A:對(duì)繪制原理圖時(shí),導(dǎo)線的寬度有三種選擇:Small(細(xì))、Medium(中等)、Large(粗)。()

A:對(duì)B:錯(cuò)

答案:A:對(duì)PCB設(shè)計(jì)時(shí),走線的寬度不用考慮電流大小。()

A:錯(cuò)B:對(duì)

答案:錯(cuò)原理圖文檔選項(xiàng)下更改系統(tǒng)字體設(shè)置,可以更改原理圖上元件引腳的字體,而不能更改原理圖的注釋文字字體。()

A:錯(cuò)B:對(duì)

答案:錯(cuò)PCB設(shè)計(jì)時(shí),走線長(zhǎng)度盡量短和直,在這樣的走線上電信號(hào)完整性較好。()

A:對(duì)B:錯(cuò)

答案:A:對(duì)選擇菜單欄中的“設(shè)計(jì)”→“添加/移除庫(kù)”命令可打開“庫(kù)”面板。()

A:錯(cuò)B:對(duì)

答案:對(duì)在系統(tǒng)默認(rèn)情況下,PCB電路板包括10個(gè)板層。()

A:錯(cuò)B:對(duì)

答案:A:錯(cuò)繪制原理圖時(shí)使用快捷P+L,進(jìn)入繪制導(dǎo)線狀態(tài)。()

A:對(duì)B:錯(cuò)

答案:B:錯(cuò)PCB設(shè)計(jì)時(shí),走線中盡量少地使用過孔。()

A:錯(cuò)B:對(duì)

答案:對(duì)對(duì)于貼片式元件,焊盤放置在()層。

A:multi-layer

B:topoverlayer

C:toplayer

答案:toplayer用元件向?qū)?chuàng)建封裝,方形貼片器件可選擇()類。

A:SIP

B:DIP

C:QUAD

答案:QUAD元件旋轉(zhuǎn)快捷鍵用()。

A:ctrl+v

B:空格鍵

C:字母C

答案:B:空格鍵DRC檢查出現(xiàn)違背“HoleSizeConstraint”,意義為()。

A:導(dǎo)線距離太近

B:孔尺寸太小

C:焊盤尺寸太小

答案:孔尺寸太小工程目錄顯示在什么地方()。

A:“System(系統(tǒng))”面板

B:“Projects(項(xiàng)目)”面板

C:“Schematic(原理圖)”

答案:“Projects(項(xiàng)目)”面板下列哪個(gè)庫(kù)是通用插件庫(kù)()。

A:MiscellaneousDevices.IntLib

B:SimulationSources.IntLib

C:MiscellaneousConnectors.IntLib

D:TILogicGate2.IntLib

答案:以上選項(xiàng)中沒有直接提及作為通用插件庫(kù)的庫(kù)。但是,從庫(kù)的名稱推測(cè),如果必須選擇一個(gè)可能與"通用插件"概念最接近的,可能是:A:MiscellaneousDevices.IntLib這個(gè)庫(kù)名稱中的"MiscellaneousDevices"暗示它可能包含多種不同類型的設(shè)備或組件,可能適用于更廣泛或通用的場(chǎng)景。不過,請(qǐng)注意,這仍然是基于庫(kù)名稱的猜測(cè),并非確切答案,因?yàn)檫@些庫(kù)看起來更像是硬件設(shè)計(jì)或電路仿真領(lǐng)域的庫(kù),而不是軟件開發(fā)中的通用插件庫(kù)。在軟件開發(fā)上下文中,通用插件庫(kù)更可能指的是提供插件機(jī)制或框架的軟件庫(kù)。繪制原理圖時(shí),刪除元件的快捷鍵可用()。

A:TAB

B:CTRL+C

C:DEL

答案:DEL原理圖符號(hào)庫(kù)文件的后綴名為()。

A:.SchLib

B:.PcbLib

C:.SchDoc

D:.PcbDoc

答案:.SchLib在原理圖中放置導(dǎo)線用()。

A:place---wire

B:place---manualjunction

C:place---part

答案:place---wire在原理圖中放置總線入口用()。

A:place---bus

B:place---busentry

C:place---port

答案:B:place---busentry項(xiàng)目文件只負(fù)責(zé)管理,在保存文件時(shí),項(xiàng)目中的各個(gè)文件是()。

A:以單個(gè)文件的形式保存的

B:不會(huì)作為單個(gè)文件保存

C:不確定

答案:B:不會(huì)作為單個(gè)文件保存元件垂直鏡像快捷鍵用()。

A:字母Y

B:空格鍵

C:字母X

答案:字母YDRC規(guī)則檢查出現(xiàn)違背“SilkToSolderMask(Clearance=10mil)”,意義為()。

A:絲印和絲印之間間距太小

B:絲印和阻焊之間間距太小

C:焊盤之間間距太小

答案:絲印和阻焊之間間距太小下面哪項(xiàng)不是項(xiàng)目文件類型?()。

A:.LibPkg

B:.PrjPcb

C:.PrjFpg

D:.PrjSc

答案:.PrjScSIP為()封裝類型。

A:單列直插式

B:方形貼片

C:雙列直插式

答案:單列直插式為原理圖符號(hào)添加子部分用()。

A:菜單欄“tools----newcomponent”

B:菜單欄“tools----newblankcomponent”

C:菜單欄“tools----newpart”

答案:C:菜單欄“tools----newpart”AltiumDesigner的“Projects”(項(xiàng)目)面板提供了兩種文件形式,分別是()。

A:項(xiàng)目文件和自由文件

B:自由文件1和自由文件2

C:項(xiàng)目文件1和項(xiàng)目文件2

答案:項(xiàng)目文件和自由文件PCB創(chuàng)建向?qū)Э稍冢ǎ┟姘逯姓业健?/p>

A:Messages

B:Projects

C:Library

D:Files

答案:B:Projects在原理圖中放置總線用()。

A:place---bus

B:place---busentry

C:place---port

答案:place---bus在原理圖編譯時(shí)出現(xiàn)“floatingnetlabel”的警告信息的原因是()。

A:原理圖中包括元件標(biāo)識(shí)符重復(fù)的元件

B:原理圖編譯沒有錯(cuò)誤

C:顯示有未連接的元件管腳

D:某個(gè)網(wǎng)絡(luò)標(biāo)簽沒有放置好還在漂浮狀態(tài)

答案:某個(gè)網(wǎng)絡(luò)標(biāo)簽沒有放置好還在漂浮狀態(tài)DRC檢查出現(xiàn)違背“Un-RoutedNetConstraint:”,意義為()。

A:有未連接的節(jié)點(diǎn)

B:導(dǎo)線距離太近

C:焊盤距離太近

答案:有未連接的節(jié)點(diǎn)PCB庫(kù)文件的后綴名為()。

A:.PcbDoc

B:.PcbLib

C:.SchDoc

D:.SchLib

答案:B:.PcbLib在原理圖中放置端口用()。

A:place---port

B:place---busentry

C:place---bus

答案:A:place---portPCB規(guī)則檢查的結(jié)果可在()面板中查看。

A:Files

B:Messages

C:Library

答案:Messages手動(dòng)繪制元件封裝時(shí),繪制器件輪廓線在()。

A:TOPLAYER

B:TOPOVERLAY

C:BOMTTOMLAYER

答案:B:TOPOVERLAYAltiumDesigner中打開的文檔類型中包括()。

A:.prjpcb

B:.sch

C:.prjdoc

D:.schdoc

答案:.prjpcb###.schdoc###.prjdoc具有電氣連接功能的工具包括()。

A:手工連接點(diǎn)

B:總線

C:導(dǎo)線

D:網(wǎng)絡(luò)標(biāo)簽

答案:A:手工連接點(diǎn)

B:總線

C:導(dǎo)線關(guān)于電路原理圖,下面說法錯(cuò)的是()。

A:一個(gè)電路的電路圖只能顯示在一張圖紙上。

B:屬于同一層次的平坦式電路使用電路端口來連接。

C:層次原理圖的基本結(jié)構(gòu)圖,由頂層原理圖和子原理圖共同組成,是一種模塊化結(jié)構(gòu)。

答案:一個(gè)電路的電路圖只能顯示在一張圖紙上。###屬于同一層次的平坦式電路使用電路端口來連接。關(guān)于“庫(kù)”面板的打開方式,下面說法正確的是?()。

A:單擊右側(cè)“庫(kù)”按鈕。

B:選擇菜單欄中的“設(shè)計(jì)”→“添加/移除庫(kù)”命令

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

評(píng)論

0/150

提交評(píng)論