計算機硬件課程設(shè)計-用CPLD實現(xiàn)

計算機硬件課程設(shè)計

－－用CPLD實現(xiàn)內(nèi)容簡介一、相關(guān)知識介紹二、設(shè)計題目三、總體設(shè)計步驟四、設(shè)計報告格式要求五、注意事項總體設(shè)計步驟說明1.按題目的要求，用ABEL語言或原理圖做設(shè)計。2.在ispEXPERT軟件中調(diào)試，生成JEDEC文件，準(zhǔn)備下載到CPLD中。3.下載前先檢查下載電纜的連接是否正確。4.按電路圖在TDN－CM＋＋上組裝電路。5.檢查結(jié)果，看設(shè)計要求是否達到。設(shè)計題目一、運算器ALU的設(shè)計二、存儲器FIFO的設(shè)計三、RISC模型機的設(shè)計四、流水模型機的設(shè)計五、重疊模型機的設(shè)計六、超標(biāo)量模型機的設(shè)計相關(guān)知識簡介一、ABEL語言簡介二、ISPEXPERT使用提示三、CPLD1032和1048說明注意事項一人一臺套設(shè)備上機調(diào)試。將自己的項目文件建立在D盤。設(shè)計過程中請遵守實驗室的規(guī)章制度。設(shè)計期間，請不要隨便遲到早退及無故曠課。課程設(shè)計的成績由上機調(diào)試、設(shè)計報告、考勤記錄三部分組成，比例大約為：50%、40%、10%。設(shè)計報告格式要求一、設(shè)計目的二、設(shè)計內(nèi)容與要求三、設(shè)計原理四、設(shè)計結(jié)果及分析五、對這個設(shè)計題目的評價運算器ALU的設(shè)計1.設(shè)計要求設(shè)計一片8位的ALU，能實現(xiàn)至少8種運算。2.設(shè)計提示可以根據(jù)74LS181的功能表，用ABEL語言描述，經(jīng)編譯、仿真，下載到1032中。3.具體實現(xiàn)用TDN－CM＋＋板上資源連接成ALU單元，實現(xiàn)ALU的運算。仿真波形如下圖所示。4位ALU的仿真波形FIFO存儲器的設(shè)計1.設(shè)計要求設(shè)計一個8＊8的FIFO存儲器，帶有満、空標(biāo)志，如下圖所示。2.設(shè)計原理這是一個8*4的FIFO,在頂層原理圖，有三個模塊：控制信號模塊、寄存器模塊、數(shù)據(jù)選擇器模塊都用ABEL語言設(shè)計。

EMPTY：FIFO存儲器為空標(biāo)志，高電平有效。

FULL：FIFO存儲器滿標(biāo)志，高電平有效。

RST：清FIFO存儲器為空。

FIFOWR：FIFO存儲器寫入信號，低電平有效。

FIFORD：FIFO存儲器讀信號，低電平有效。

ID0～ID7：FIFO存儲器輸入數(shù)據(jù)線。

OD0～OD7：FIFO存儲器讀出數(shù)據(jù)線。各信號后的括號內(nèi)的數(shù)字為本設(shè)計在CPLD中定義的相應(yīng)的管腳號。FIFO存儲器結(jié)構(gòu)頂層原理圖FIFO控制模塊ABEL程序MODULEFIFO

"INPUTRST,FIFORD,FIFOWR

PIN;

"OUTPUTOEE1,OEE2,FULL,EMPTYPINISTYPE'COM';OE1,OE2,O2,O1 PINISTYPE'REG';

"NODEW,FLAGG PINISTYPE'REG';C1,C2,C3,C4 PINISTYPE'COM';"OE=[OE2,OE1];O=[O2,O1];OEE=[OEE2,OEE1];"

EQUATIONSOE.CLK=FIFORD;O.CLK=FIFOWR;OE.AR=!RST;O.AR=!RST;W.CLK=FIFORD;W.AR=!RST#(!FIFOWR);W:=1;FLAGG.CLK=FIFOWR;FLAGG.AR=W&(!FIFORD)#(!RST)#(OEE==1)&(!FIFORD);FLAGG:=1;WHENOE==3THENOE:=0ELSEOE:=OE+1;WHENO==3THENO:=0ELSEO:=O+1;OEE=O-OE;C1=!FIFOWR&!O2&!O1;C2=!FIFOWR&!O2&O1;C3=!FIFOWR&O2&!O1;C4=!FIFOWR&O2&O1;EMPTY=(OE==O)&!FLAGG;FULL=(OE==O)&FLAGG;END數(shù)據(jù)選擇模塊MODULEMUX4

"INPUTOE1,OE2,CLK PIN;D07,D06,D05,D04,D03,D02,D01,D00

PIN;D17,D16,D15,D14,D13,D12,D11,D10

PIN;D27,D26,D25,D24,D23,D22,D21,D20

PIN;D37,D36,D35,D34,D33,D32,D31,D30

PIN;

"OUTPUTO7,O6,O5,O4,O3,O2,O1,O0

PIN

ISTYPE'REG';"I0=[D07,D06,D05,D04,D03,D02,D01,D00];I1=[D17,D16,D15,D14,D13,D12,D11,D10];I2=[D27,D26,D25,D24,D23,D22,D21,D20];I3=[D37,D36,D35,D34,D33,D32,D31,D30];OD=[O7,O6,O5,O4,O3,O2,O1,O0];OE=[OE2,OE1];

EQUATIONSOD.CLK=!CLK;WHENOE==0THENOD:=I0;ELSEWHENOE==1

THENOD:=I1;ELSEWHENOE==2THENOD:=I2;ELSEWHENOE==3THENOD:=I3;

END測試向量程序MOUDLEfifoIN7..IN0,RST,FRD,FWR PIN;OUT7..OUT0,FULL,EMPTY,WRCE PIN;OO1,OO2,OOE1,OOE2 PINISTYPE'REG';OOEE1,OOEE2 PINISTYPE'COM';C=.C.;X=.X.;TEST_VECTORS([IN7..IN0,RST,FRD,FWR]->[OUT7..OUT0,FULL,EMPTY,WRCE,OO1,OO2,OOE1,OOE2,OOEE1,OOEE2])"清零 @repeat3{[0,0,0,0,0,0,0,0,0,1,1]->X;}"寫四個數(shù)

[0,0,0,0,0,0,0,1,1,1,C]->X;[0,0,0,0,0,0,1,1,1,1,C]->X; [0,0,0,0,0,1,0,1,1,1,C]->X; [0,0,0,0,1,0,0,1,1,1,C]->X;"讀出四個數(shù)

[X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X;"寫四個數(shù)

[1,0,0,0,0,0,0,1,1,1,C]->X; [1,1,0,0,0,0,0,1,1,1,C]->X; [1,0,1,0,0,0,0,1,1,1,C]->X; [1,0,0,1,0,0,0,1,1,1,C]->X;"讀出四個數(shù)

[X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X; [X,X,X,X,X,X,X,X,1,C,1]->X;

ENDFIFO仿真波形FIFO硬件連接ispEXPERT使用提示1.建立新設(shè)計項目選File－＞Newproject－＞命名2.選擇器件在sourceinproject表中雙擊器件名－＞選擇1K、

1032、60、84PLCC3.添加源文件選中器件－＞選SOURCE的NEW－＞選AEL_HDL

或chematic4.編譯、仿真選中源文件－＞雙擊右邊的Compilelogic－＞選中測試向量文件－＞雙擊CompileTestVectors－＞雙擊FunctionalSmulation－＞單擊“！”ABEL程序的基本格式Module模塊名//模塊開始[title'標(biāo)題說明'][Declarations]

//說明部分[器件名device'器件的工業(yè)標(biāo)號';]［低層模塊名INTERFACE（輸入－＞輸出）；］［例化名FUNCTIONL＿BLOCK低層模塊名；］信號名,信號名

pin[引腳號,引腳號][istype'屬性'];信號名,信號名node[istype'屬性'];[常量說明語句;][集合的定義;][宏定義語句;]//邏輯關(guān)系描述部分Equations

//邏輯方程[truth-table(輸入變量－>輸出變量)真值表;][state-diagram(狀態(tài)變量)狀態(tài)圖描述;]

[test-vectors(輸入變量－>輸出變量)測試向量表;]

//測試向量部分end模塊名//模塊結(jié)束

［MODULE低層模塊名］……可逆十進制計數(shù)器ABEL程序MODULE

counterTitle‘ADDandSUBchangeablecounter’CLK,EN,M

PIN;Q3..Q0,CI,CO

PIN

ISTYPE‘REG’;C,X,Z,P=.C.,.X.,.Z.,.P.;Q=[Q3..Q0];EQUATIONSQ.CLK=CLK;Q.OE=!EN;CI.CLK=CLK;CO.CLK=CLK;CI.OE=!EN;CO.OE=!EN;WHEN(M==0)&（Q>=0)&(Q<9)THENQ:=Q+1;ELSEWHEN(M==0)&(Q==9)THEN{Q:=0;CO:=1;}ELSEQ:=0;WHEN(M==1)&(Q>0)&(Q<=9)THENQ:=Q-1;ELSEWHEN(M==1)&(Q==0)THEN{Q:=9;CI:=1}ELSEQ:=0;TEST_VECTORS([EN,M,CLK]->[Q,CI,CO])[1,X,X]->[X,X,X];[0,X,P]->[0,0,0];@REPEAT11{[0,0,C]->[X,X,X];}@REPEAT11{[0,1,C]->[X,X,X];}END可逆十進制計數(shù)器仿真波形ispLSI1032ispLSI1048結(jié)構(gòu)RISC模型機設(shè)計一、設(shè)計要求（1）選用使用頻率比較高的五條基本指令：MOV、ADD、STORE、LOAD、JMP。（2）尋址方式采用寄存器尋址及直接尋址兩種方式。（3）指令格式采用單字長及雙字長兩種格式。（4）設(shè)計不采用微程序，在CPLD中設(shè)計控制邏輯。操作碼RSRD操作碼RSRDADDR二、指令執(zhí)行流程三、RISC數(shù)據(jù)通路四、PLD模塊電路五、PLD的ABEL程序MODULEPLDT1,T2,T3,T4PIN;I7,I6,I5,I4,I3,I2,I1,I0PIN;PC_B,ALU_B,CS,WRPIN;LD,LDAR,LDAC,LDIR,LDPCPIN;CLR,R0_B,R1_B,R2_BPIN;LDDR,LDR0,LDR1,LDR2PIN;MOV,ADD,JMP,LOAD,STANODEISTYPE‘COM';RS_B,LDRiNODE;FNODEISTYPE'REG';EQUATIONSMOV=!I6&!I5&!I4;ADD=!I6&!I5&I4;JMP=!I6&I5&!I4;LOAD=!I6&I5&I4;STA=I6&!I5&!I4;F.AR=CLR;F.CLK=!((LOAD#STA)&T4);F:=!F.FB;PC_B=(!T1&!(LOAD&T3)&!(STA&T3))#F;CS=(!T2&!F)#(!T1&!(T2&LOAD)&!(T3&STA)&F);LDIR=T3&!F;LDPC=!T2&!(JMP&T3);LDDR=(!ADD&T4);ALU_B=!(ADD&T4);WR=!(T3&STA&F);LD=!(JMP&(T3#T4))#F;LDAR=T2#LOAD&T4&!F#STA&T4&!F;RS_B=((!(MOV&T3)&!(ADD&T3)&!(JMP&(T4#T3)))&!F)#(!(STA&T3)&F);LDRi=(!(MOV&T3)&!(ADD&T4)#F)&(!(LOAD&T2)#!F);R0_B=RS_B#I3#I2;R1_B=RS_B#I3#!I2;R2_B=RS_B#!I3#I2;LDAC=LDRi#!I1#!I0;LDR0=LDRi#I1#I0;LDR1=LDRi#I1#!I0;LDR2=LDRi#!I1#I0;END六、操作步驟1.在ispDesignEXPERT系統(tǒng)中建立RISC設(shè)計項目，包括頂層模塊原理圖（top.sch），PLD子模塊程序，經(jīng)編譯，將生成的JED文件下載至CPLD芯片ispLSI1032中。2.按所給的接線圖連接線路。3.用所設(shè)計的指令系統(tǒng)，編寫一段機器指令程序。4.運行CMPP20進行聯(lián)機，進入軟件界面,將上述程序裝載到實驗系統(tǒng)的RAM中。5.裝載機器指令后，選擇RISC通路圖，按相應(yīng)功能鍵即可聯(lián)機運行、監(jiān)控、調(diào)試程序。八RISC接線圖流水模型機基本原理做這個題目的任務(wù)及要達到的目的搭建一臺具有流水功能的模型機;通過單節(jié)拍執(zhí)行指令，分析寫出每條指令的執(zhí)行過程;在ISPEXPERT環(huán)境中仿真出控制信號的輸出波形;通過做這個項目，要達到以下目的：（1）了解了用CPLD來設(shè)計簡單流水模型機的設(shè)計過程;（2）學(xué)習(xí)用硬件描述語言或原理圖來設(shè)計控制芯片。一、設(shè)計要求（1）選用使用頻率比較高的五條基本指令：MOV、ADD、STORE、LOAD、JMP。（2）尋址方式采用寄存器尋址及直接尋址兩種方式。（3）指令格式采用單字長及雙字長兩種格式。（4）設(shè)計不采用微程序，在CPLD中設(shè)計控制邏輯。操作碼RS

RD操作碼RS

RDA二、流水模型機數(shù)據(jù)通路三、指令分析部件工作原理1.“指令分析部件”主要是取指、譯碼、操作數(shù)形成，IR1將指令碼鎖存，譯碼產(chǎn)生出分析部件所需的控制信號，形成操作數(shù)，在機器周期結(jié)束時，也就是T4的下沿將指令碼遞推到IR2鎖存，完成指令的分析。2.“指令執(zhí)行部件”主要負責(zé)執(zhí)行指令，在IR2鎖存指令碼后，就會譯碼出執(zhí)行部件需要的控制信號，完成指令的執(zhí)行。與此同時分析部件完成了下一條指令的分析。3.“指令分析部件”的設(shè)計主要采用了PC專用通路和兩級暫存技術(shù)，PC專用通路是為訪存指令預(yù)取操作數(shù)地址而用，暫存器是用來暫存操作數(shù)地址，設(shè)計兩級暫存可以避免連續(xù)兩條訪存指令帶來的沖突。四、CPLD中設(shè)計部分五、CPLD中頂層模塊六、頂層模塊中的PLD模塊程序MODULE

PLDI7,I6,I5,I4,I3,I2,I1,I0,T1,T2,T3,T4

PIN;R0_B,R1_B,R2_B,MUX_B1,MUX_B2,WRPIN;LDPC,LDR0,LDR1,LDR2LDAC1,LDAC2,ALOADPIN;S3,S2,S1,S0,CN,M,LDDR1,LDDR2,ALU_BPIN;LOADDPINISTYPE'REG';RS_BNODE;MOV,ADD,LOAD,STA,JMPNODEISTYPE'COM';MOVV,STAA,ADDD,XX,II3,II2,II1,II0NODEISTYPE'REG';EQUATIONSMOV=!I6&!I5&!I4;ADD=!I6&!I5&I4;JMP=!I6&I5&!I4;LOAD=!I6&I5&I4;STA=I6&!I5&!I4;S3=1;S2=0;S1=0;S0=1;M=0;CN=1;MOVV.CLK=!T4;MOVV:=MOV;LOADD.CLK=!T4;LOADD:=LOAD;STAA.CLK=!T4;STAA:=STA;ADDD.CLK=!T4;ADDD:=ADD;II3.CLK=!T4;II3:=I3;II2.CLK=!T4;II2:=I2;II1.CLK=!T4;II1:=I1;II0.CLK=!T4;II0:=I0;XX.CLK=T4;XX:=!JMP;LDPC=T2&(!JMP)#LOAD&T4#STA&T4#JMP&T3;ALOAD=JMP&(T2#T3)&XX;LDAC1=LOAD&T3#STA&T3;LDAC2=LOAD&T4#STA&T4;WR=!(STAA&T3);MUX_B1=LOADD&(T3#T4)#STAA&(T3#T4);MUX_B2=LOAD&T2#STA&T2#JMP&T2;ALU_B=!(ADDD&(T3#T4));LDDR1=MOVV&(!II1)&(!II0);LDDR2=MOVV&II1&II0;

RS_B=!(MOVV&(T3#T4))&(!(STAA&(T3#T4)));R0_B=RS_B#II3#II2;R1_B=RS_B#II3#(!II2);R2_B=RS_B#(!II3)#II2;LDR0=(ADDD#LOADD)&(!II1)&(!II0);LDR1=(ADDD#LOADD)&(!II1)&II0;LDR2=(ADDD#LOADD)&II1&(!II0);END七、操作步驟（1）在ispDesignEXPERT系統(tǒng)中建立流水設(shè)計項目，包括頂層模塊原理圖（top.sch），各子模塊程序，經(jīng)編譯，將生成的JED文件下載至

CPLD芯片ispLSI1032中。（2）按所給的接線圖連接線路。（3）用所設(shè)計的指令系統(tǒng)，編寫一段機器指令程序。（4）運行CMPP20進行聯(lián)機，將上述程序裝載到實驗系統(tǒng)的RAM中。（5）在軟件界面上選擇流水通路圖，按相應(yīng)功能鍵即可運行、監(jiān)控、調(diào)試程序?？偳彘_關(guān)CLR清零（1->0->1）后，使程序首址及微程序地址為

00H，程序可從頭開始運行。八、測試程序$P0030LOAD[80],R0

[80H]->R0$P0180$P0200MOVR0,DR1R0->DR1$P0303MOVR0,DR2R0->DR2$P0410ADDDR1,DR2DR1+DR2$P0540STORER0,[82]R0->[82H]$P0682$P0720JMP0000H->PC$P080000H-7FH為存儲器地址，80H為輸入單元端口地址，82H為輸出單元端口地址九連接線路圖重疊模型機數(shù)據(jù)能通路

一、原理說明1.在通路圖中，引入了“指令預(yù)取”部件BIU，使指令預(yù)取與指令執(zhí)行的工作重疊進行。2.“執(zhí)行部件”數(shù)據(jù)通路的控制仍由微程序控制器來完成，從FIFO中取得指令，在預(yù)取與執(zhí)行的過程中互不影響。當(dāng)遇到訪內(nèi)的指令時，先給BIU發(fā)一個請求信號，BIU收到該請求信號后，停止給FIFO寫數(shù)，這時總線空閑，執(zhí)行部件就可以對外部設(shè)備進行讀寫操作。3.“指令預(yù)取”部件的數(shù)據(jù)通路由一片CPLD來模擬。“指令預(yù)取”部件的內(nèi)部釆用三字節(jié)的先進先出棧FIFO，在程序運行過程中，將指令從存儲器中取到FIFO里，滿為止。4.在通路圖中，主要的控制部件是微控器、BIU控制器及FIFO控制器。微控器除了要產(chǎn)生執(zhí)行部件所需的控制信號外，還要產(chǎn)生控制指令預(yù)取的信號，控制器根據(jù)微控器發(fā)來的相關(guān)信號，控制指令預(yù)取。5.

FIFO控制器根據(jù)微控器發(fā)出的ALOAD、FRD和BIU控制器的FWR、ACK信號對FIFO先進先出棧進行讀寫控制，采用3字節(jié)的FIFO，寫滿之后，F(xiàn)IFO控制器發(fā)FULL滿信號告訴BIU控制器。二、指令執(zhí)行流程三、微指令格式四、微程序代碼五、機器指令及微程序程序助記符說明$P0000

INR0“INPUTDEVICE”

R0$P0110

ADD[0A]，R0R0+[0A]R0$P020A$P0320

STAR0，[0B]R0[0B]$P040B$P0530

OUT[0B]

[0B]LED$P060B$P0740

JMP00

00PC$P0800$P0A01微程序：$M00018110

$M0801814D$M1200A017$M0101C848

$M0901E942$M13018001$M0200B003$M0A01E945$M14018013$M0301A204$M0B01E946$M15002018$M04959A01$M0C01D814$M17070A10$M05028201$M0D001001$M18068A11$M0604A147$M1001ED92$M07070A01$M1101ED95六、CPLD模塊七、CPLD中頂層原理圖八、頂層圖中主要模塊程序MODULE

BIU

"INPUTLDAR,FULL,CLR,T3,T4,T2

PIN;ALOAD,REQ,A81,A91PIN;

"OUTPUTA8,A9,A82,A92PIN;FIFOWR,LDPC,LOADPIN;ACKKPINISTYPE'REG';XXNODEISTYPE'REG';

D1=[A81,A91];D2=[A82,A92];O=[A8,A9];

EQUATIONSD2=2;XX.CLK=!T4;XX:=!REQ;ACKK.CLK=T2;ACKK.AR=CLR;ACKK:=XX;FIFOWR=(!FULL)&(!ACKK)&T4&(!LDAR)&(!ALOAD);LDPC=ALOAD&T4#FIFOWR;LOAD=ALOAD;WHEN(ACKK==0)&T3THENO=D2;ELSEO=D1;

ENDMODULE

FIFO

"INPUTACK,T4,T3,RST,CLRPIN;FIFORD,FIFOWRPIN;

"OUTPUTC1,C2,C3,FULLPINISTYPE'COM';FLAGG,OE1,OE2,O2,O1PINISTYPE'REG';

OE=[OE2,OE1];O=[O2,O1];

EQUATIONSOE.CLK=FIFORD;O.CLK=!FIFOWR;OE.AR=!RST&T4#CLR;O.AR=!RST&T4#CLR;FLAGG.CLK=!FIFOWR;FLAGG.AR=(!FIFORD&ACK)#(!RST)#CLR;FLAGG:=1;WHENOE==2THENOE:=0ELSEOE:=OE.FB+1;WHENO==2THENO:=0ELSEO:=O.FB+1;C1=FIFOWR&!O2&!O1;C2=FIFOWR&!O2&O1;C3=FIFOWR&O2&!O1;FULL=(OE==O)&FLAGG;

END九、操作步驟1.在ispDesignEXPERT系統(tǒng)中建立重疊設(shè)計項目，包括頂層模塊原理圖（top.sch），各子模塊程序，經(jīng)編譯，將生成的JED文件下載至CPLD芯片ispLSI1032中。2.按所給的接線圖連接線路。3.用所設(shè)計的指令系統(tǒng)，編寫一段機器指令程序。4.運行CMPP20進行聯(lián)機，將上述程序及微程序裝載到實驗系統(tǒng)的RAM和ROM中。5.在軟件界面上選擇重疊通路圖，按相應(yīng)功能鍵即可運行、監(jiān)控、調(diào)試程序?？偳彘_關(guān)CLR清零（1->0->1）后，使程序首址及微程序地址為00H，程序可從頭開始運行。十接線圖一、超標(biāo)量擴展板說明二、設(shè)計原理運用超標(biāo)量擴展板設(shè)計一個簡單的超標(biāo)量流水線處理器，處理器設(shè)計兩套完整的可獨立執(zhí)行的指令執(zhí)行部件，每個部件采用流水結(jié)構(gòu)，分為取指（F），譯碼（D）及執(zhí)行（E）三個部分。如圖所示。兩條指令Ⅰ、Ⅱ的取指F，譯碼D完全相同，而兩套執(zhí)行部件完成不同的功能。如在本設(shè)計中，E1完成一般的ALU運算指令功能，而E2完成裝載、存儲、轉(zhuǎn)移等訪問內(nèi)存的指令功能，兩套執(zhí)行部件可同時并行執(zhí)行。在每個周期按順