【MOOC】數(shù)字電子技術(shù)基礎(chǔ)-北京交通大學(xué) 中國(guó)大學(xué)慕課MOOC答案

【MOOC】數(shù)字電子技術(shù)基礎(chǔ)-北京交通大學(xué)中國(guó)大學(xué)慕課MOOC答案第1章作業(yè)第1章測(cè)驗(yàn)1、【單選題】余3碼是碼，減3后是碼，然后加上后六種狀態(tài)是碼。本題答案：【無(wú)權(quán)，8421BCD，8421】2、【單選題】對(duì)于題圖1.2所示的波形,A、B為輸入，F(xiàn)為輸出，其反映的邏輯關(guān)系是本題答案：【異或關(guān)系#無(wú)法判斷】3、【單選題】本題答案：【1，1，0】4、【單選題】已知邏輯函數(shù)F=A（B+DC），選出下列可以肯定使F=1的狀態(tài)是。本題答案：【AB=1，C=0，D=0】5、【單選題】某一邏輯函數(shù)真值確定后，下面描述該函數(shù)功能的方法中，具有唯一性的是。本題答案：【邏輯函數(shù)的最小項(xiàng)之和表達(dá)式】6、【單選題】卡諾圖中的邏輯相鄰或?qū)ΨQ相鄰具有碼特征，其數(shù)值不同只是在位上差位。本題答案：【格雷碼，1】7、【單選題】本題答案：【同或】8、【單選題】信號(hào)A和0異或相當(dāng)于門，信號(hào)A和1異或相當(dāng)于門。（作答請(qǐng)以頓號(hào)“、”間隔）本題答案：【緩沖門、非門】9、【單選題】本題答案：【×、m、×、×、M、×】10、【多選題】在題圖1.7所示的卡諾圖中，化簡(jiǎn)后的邏輯函數(shù)是本題答案：【#】11、【多選題】最小項(xiàng)ABCD的邏輯相鄰項(xiàng)是。本題答案：【##】12、【填空題】任意項(xiàng)和約束項(xiàng)有微小的區(qū)別，區(qū)別在于任意項(xiàng)值隨便，約束項(xiàng)值不允許。約束項(xiàng)和任意項(xiàng)統(tǒng)稱為。（作答請(qǐng)以頓號(hào)“、”間隔）本題答案：【無(wú)關(guān)項(xiàng)】第2章作業(yè)第2章測(cè)驗(yàn)1、【單選題】ECL邏輯門電路電壓擺率為本題答案：【0.8V】2、【單選題】TTL電路時(shí)間延遲的主要原因是由載流子的聚集和消散引起的，CMOS反相器產(chǎn)生傳輸延遲的主要原因是由于集成電路。本題答案：【內(nèi)部電阻和容性負(fù)載】3、【單選題】CMOS非門是由一個(gè)NMOS和一個(gè)PMOS組成，其柵極相連作為輸入，漏極相連作為輸出，NMOS源極需接電平，PMOS源極接電平。本題答案：【低、高】4、【單選題】雙極型TTL兩種載流子工作的電流控制器件在抗幅射能力方面比單極型CMOS一種載流子工作的電壓控制器件。因?yàn)樯渚€輻射對(duì)濃度影響不大。本題答案：【弱、多子】5、【單選題】雙極型CMOS電路實(shí)現(xiàn)邏輯功能采用器件，驅(qū)動(dòng)輸出級(jí)采用射極跟隨輸出電路。本題答案：【CMOS；TTL】6、【單選題】增加去耦合濾波電容為了消除，每一個(gè)芯片的電源與地之間接一個(gè)0.01uF~0.1uF的電容器濾除。本題答案：【尖峰電流；開(kāi)關(guān)噪聲】7、【單選題】TTL電路驅(qū)動(dòng)CMOS電路，僅考慮。本題答案：【電壓匹配】8、【多選題】由NMOS增強(qiáng)型管制成的有源負(fù)載。本題答案：【柵極和電源連接在一起；#是兩端元件；】9、【多選題】典型TTL非門中的T1什么時(shí)候處于倒置狀態(tài)？本題答案：【輸入接高電平；#前級(jí)輸出高電平?！?0、【多選題】I2L的主要性能可選以下哪些？本題答案：【功耗低；#結(jié)構(gòu)簡(jiǎn)單；】11、【多選題】CMOS邏輯門有靜態(tài)功耗和動(dòng)態(tài)功耗能之分本題答案：【動(dòng)態(tài)功耗是輸入信號(hào)和輸出信號(hào)以一定頻率切換時(shí)的功耗。#靜態(tài)功耗是輸出電平不變的時(shí)候?！?2、【判斷題】CMOS的基本單元是CMOS反相器和CMOS傳輸門。本題答案：【正確】第3章作業(yè)第3章測(cè)驗(yàn)1、【單選題】一組合電路輸入信號(hào)的變化順序有以下三種情況，當(dāng)時(shí)，將可能出現(xiàn)競(jìng)爭(zhēng)冒險(xiǎn)。本題答案：【00→01→10→11】2、【單選題】串行加法器進(jìn)位信號(hào)采用傳遞，而并行加法器的進(jìn)位信號(hào)采用傳遞。本題答案：【逐位，超前】3、【單選題】本題答案：【110】4、【單選題】一個(gè)十六路數(shù)據(jù)選擇器，其地址輸入端有個(gè)。本題答案：【4】5、【單選題】采用4位比較器7485對(duì)兩個(gè)四位二進(jìn)制數(shù)進(jìn)行比較時(shí)，先比較位。本題答案：【最高】6、【單選題】4線-10線譯碼器中輸出狀態(tài)只有F2=0，其余輸出端均為1，則它的的輸入狀態(tài)應(yīng)取本題答案：【0010】7、【多選題】在下列邏輯電路中，是組合邏輯電路的有___________。本題答案：【譯碼器#編碼器#全加器】8、【判斷題】門電路的延時(shí)時(shí)間是產(chǎn)生組合邏輯電路競(jìng)爭(zhēng)與冒險(xiǎn)的唯一原因。本題答案：【錯(cuò)誤】9、【判斷題】數(shù)據(jù)分配器的結(jié)構(gòu)與數(shù)據(jù)選擇器相反，它是一種1路輸入，多路輸出的邏輯電路。從哪一路輸出取決于地址控制端。本題答案：【正確】10、【判斷題】使能端的作用是克服競(jìng)爭(zhēng)冒險(xiǎn)和功能擴(kuò)展。本題答案：【正確】11、【填空題】清除競(jìng)爭(zhēng)冒險(xiǎn)的常用方法有（1）電路輸出端加；（2）輸入加；（3）增加。（作答請(qǐng)用頓號(hào)“、”間隔）本題答案：【電容、選通脈沖、冗余項(xiàng)】12、【填空題】一個(gè)有使能端的譯碼器作數(shù)據(jù)分配器時(shí)，將數(shù)據(jù)輸入端信號(hào)連接在。本題答案：【使能端】第4章作業(yè)第4章測(cè)驗(yàn)1、【單選題】具有約束條件的觸發(fā)器有。本題答案：【主從RS觸發(fā)器】2、【單選題】主從RS觸發(fā)器不能完全克服多次翻轉(zhuǎn)的原因是。本題答案：【主從RS觸發(fā)器的主觸發(fā)器工作原理和同步RS觸發(fā)器相同】3、【單選題】主從觸發(fā)器的時(shí)鐘在高電平時(shí)，將輸入信號(hào)傳遞到。在低電平時(shí)，將信號(hào)傳遞到。（A）從觸發(fā)器輸出（B）主觸發(fā)器輸出（C）JK觸發(fā)器輸出（D）D觸發(fā)器輸出本題答案：【B、A】4、【單選題】本題答案：【A】5、【單選題】抗干擾能力最弱的觸發(fā)器是。本題答案：【主從RS觸發(fā)器】6、【單選題】維持阻塞RS觸發(fā)器利用,在時(shí)鐘CP的邊沿傳遞數(shù)據(jù),傳輸延遲D觸發(fā)器利用,在時(shí)鐘CP的邊沿傳遞數(shù)據(jù)。（A）門的延時(shí)（B）維持阻塞線（C）脈沖的低電平（D）高電平或低電平本題答案：【B、A】7、【單選題】分析傳輸延遲JK觸發(fā)器之后,發(fā)現(xiàn)CP在高電平時(shí),輸出狀態(tài)。CP在低電平時(shí)，輸出狀態(tài)。（A）不變（B）為0（C）為1（D）改變本題答案：【A、A】8、【單選題】在時(shí)鐘CP有效的情況下,觸發(fā)器輸出的新?tīng)顟B(tài)等于輸入信號(hào)的是觸發(fā)器。本題答案：【T】9、【單選題】指出下列哪種電路結(jié)構(gòu)的觸發(fā)器可以構(gòu)成移位寄存器，哪些不能構(gòu)成移位寄存器。如果能夠，請(qǐng)?jiān)冢ǎ﹥?nèi)畫(huà)√，否則畫(huà)×。（A）RS鎖存器（）（B）同步RS觸發(fā)器（）（C）主從JK觸發(fā)器（）（D）維持阻塞觸發(fā)器（）（E）用CMOS傳輸門組成的邊沿觸發(fā)器（）本題答案：【×、√、√、√、√】10、【單選題】主從RS觸發(fā)器通過(guò)邏輯功能轉(zhuǎn)換為D觸發(fā)器，D觸發(fā)器輸出狀態(tài)改變需要時(shí)鐘的觸發(fā)方式為。本題答案：【一個(gè)脈沖】11、【多選題】具有一次翻轉(zhuǎn)特性的觸發(fā)器有。本題答案：【主從JK觸發(fā)器#由主從JK觸發(fā)器組成D觸發(fā)器】12、【多選題】沒(méi)有空翻現(xiàn)象的觸發(fā)器有。本題答案：【維持阻塞RS觸發(fā)器#維持阻塞D觸發(fā)器#傳輸延遲JK邊沿觸發(fā)器】13、【填空題】本題答案：【計(jì)數(shù)】14、【填空題】本題答案：【0】第5章作業(yè)第5章測(cè)驗(yàn)1、【單選題】時(shí)序電路在輸入有限個(gè)CP時(shí)鐘后，則進(jìn)入有效循環(huán)，稱電路。本題答案：【自啟動(dòng)】2、【單選題】判斷對(duì)錯(cuò)：只要沒(méi)有輸入信號(hào)的電路就可以判斷是摩爾電路（）；只要有輸入信號(hào)的電路就可以判斷不是摩爾電路（）。本題答案：【對(duì)、錯(cuò)】3、【單選題】設(shè)計(jì)時(shí)序電路時(shí),采用格雷碼分配相鄰狀態(tài)的目的是，時(shí)序電路邏輯抽象和組合電路邏輯抽象的主要區(qū)別是。本題答案：【避免競(jìng)爭(zhēng)與冒險(xiǎn)、狀態(tài)轉(zhuǎn)換】4、【單選題】有A，B，C，D，E，F(xiàn)六個(gè)狀態(tài)，A和C，D和F，E和B，F(xiàn)和C分別等價(jià)，則全部最大等價(jià)類為。本題答案：【[A，C，D，F(xiàn)][B，E]】5、【單選題】某時(shí)序電路的外輸入為X，輸出為F，狀態(tài)Q1Q0排序，其狀態(tài)轉(zhuǎn)換表如題表5所示，則該電路的邏輯功能是。本題答案：【模3加/減計(jì)數(shù)器】6、【單選題】一般情況下，寄存器與移位寄存器優(yōu)先級(jí)別最高的是。本題答案：【復(fù)位】7、【單選題】一個(gè)5位扭環(huán)形移位寄存器的模是。本題答案：【10】8、【單選題】移位寄存器的輸出反饋到串行數(shù)據(jù)輸入端組成了移位寄存器。本題答案：【環(huán)形】9、【單選題】移位寄存器的輸出非端反饋到串行數(shù)據(jù)輸入端組成了移位寄存器。本題答案：【扭環(huán)形】10、【單選題】集成計(jì)數(shù)器74161和74163的區(qū)別是。本題答案：【復(fù)位】11、【單選題】集成計(jì)數(shù)器74290的功能優(yōu)先級(jí)別最高的是。本題答案：【異步置9】12、【多選題】可以進(jìn)行移位操作的電路有。本題答案：【同步時(shí)序電路#帶同步預(yù)置的同步時(shí)序電路】第6章作業(yè)第6章測(cè)驗(yàn)1、【單選題】判斷對(duì)錯(cuò)：（1）組合邏輯的PLD不僅基于與、或兩級(jí)形式，而且基于查找表結(jié)構(gòu)。（）（2）FPGA存儲(chǔ)單元是基于浮柵編程技術(shù)。（）（3）FLASH存儲(chǔ)器掉電之后信息丟失。（）本題答案：【F,F,F】2、【單選題】FLASH編程單元向浮柵注入電子時(shí)，產(chǎn)生，釋放電子時(shí)，產(chǎn)生。本題答案：【雪崩擊穿，隧道效應(yīng)】3、【單選題】PROM與陣列需要，PLA是根據(jù)需要產(chǎn)生，從而減小了陣列的規(guī)模。本題答案：【全譯碼，乘積項(xiàng)】4、【單選題】當(dāng)今可編程集成電路技術(shù)，可以使FPGA的密度EPLD的密度。本題答案：【大于】5、【單選題】判斷對(duì)錯(cuò)：（1）DRAM存儲(chǔ)的信息掉電不丟失。（）（2）DRAM不用刷新電路，存儲(chǔ)的信息不丟失。（）（3）SSRAM不用刷新電路，存儲(chǔ)的信息不丟失。（）（4）ROM存儲(chǔ)的信息掉電不丟失。（）本題答案：【F,F,T,T】6、【單選題】SRAM靜態(tài)是用MOS管構(gòu)成的鎖存器存儲(chǔ)信息，相對(duì)于動(dòng)態(tài)RAM所用MOS管。本題答案：【功耗大】7、【單選題】DSRAM柵極電容需要定期地充電刷新的原因是，每次刷新為一的存儲(chǔ)單元刷新。（A）電容丟失電荷（B）鎖存器掉電信息丟失（C）行（D）列本題答案：【A,C】8、【單選題】用16K×1的動(dòng)態(tài)隨機(jī)存儲(chǔ)器RAM2116擴(kuò)展為存儲(chǔ)容量32K×16的存儲(chǔ)器需要多少片RAM2116。本題答案：【32】9、【單選題】只讀存儲(chǔ)器和隨機(jī)存儲(chǔ)器的主要區(qū)別是在正常工作電壓的情況下，只能。斷電后，存儲(chǔ)的數(shù)據(jù)。(A)寫(xiě)入數(shù)據(jù)(B)不會(huì)丟失(C)讀出數(shù)據(jù)(D)丟失本題答案：【C,B】10、【單選題】只讀存儲(chǔ)器向存儲(chǔ)單元寫(xiě)入數(shù)據(jù)時(shí)，需要加入。本題答案：【高電壓】11、【單選題】將8K×4存儲(chǔ)容量的只讀存儲(chǔ)器擴(kuò)展為32K×8的只讀存儲(chǔ)器，需要片存儲(chǔ)器。本題答案：【8】12、【多選題】衡量存儲(chǔ)器性能的重要指標(biāo)是和。本題答案：【存取速度#存儲(chǔ)容量】13、【多選題】隨機(jī)存儲(chǔ)器主要由、和三部分構(gòu)成。本題答案：【存儲(chǔ)矩陣#地址譯碼器（行、列地址譯碼器）#讀/寫(xiě)控制電路】14、【填空題】二元尋址分和。一元尋址經(jīng)過(guò)譯碼后字線，占用芯片面積。因此在存儲(chǔ)量比較大時(shí)，二元尋址是比較經(jīng)濟(jì)的尋址方式。本題答案：【行地址譯碼器，列地址譯碼器，較多，較大】第7章作業(yè)第7章測(cè)驗(yàn)1、【單選題】8位D/A轉(zhuǎn)換電路輸入數(shù)字量全為高電平時(shí)，輸出模擬電壓為5V。若輸入數(shù)字量只有最高位為高電平，則輸出電壓為V。本題答案：【2.5】2、【單選題】倒T電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路與權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換電路相比，克服的缺點(diǎn)，提高了。（A）轉(zhuǎn)換速度（B）阻值離散（C）輸出電壓（D）轉(zhuǎn)換精度本題答案：【B,D】3、【單選題】采樣-保持電路的采樣周期為T，采樣時(shí)間為tw。要求電容C上的采樣電壓uC維持時(shí)間為。本題答案：【T-tw】4、【單選題】下面A/D轉(zhuǎn)換電路通常不需要在輸入端引入采樣—保持電路。本題答案：【并行比較】5、【單選題】速度最快的A/D轉(zhuǎn)換電路是A/D轉(zhuǎn)換電路。本題答案：【并行比較】6、【單選題】逐次比較A/D轉(zhuǎn)換電路轉(zhuǎn)換的時(shí)間主要與和轉(zhuǎn)換后的有關(guān)。（A）時(shí)鐘頻率（B）數(shù)字量的位數(shù)（C）采樣時(shí)間（D）D/A的轉(zhuǎn)換時(shí)間本題答案：【A,B】7、【單選題】雙積分A/D轉(zhuǎn)換電路對(duì)RC元件的穩(wěn)定性要求。產(chǎn)生的誤差主要為。（A）低（B）高（C）量化誤差（C）非量化誤差本題答案：【A,C】8、【單選題】雙積分A/D轉(zhuǎn)換電路的缺點(diǎn)是。本題答案：【轉(zhuǎn)換速度較慢】9、【多選題】D/A轉(zhuǎn)換電路按半導(dǎo)體器件區(qū)分，有和。本題答案：【單極型CMOS#雙極型TTL】10、【多選題】權(quán)電阻D/A轉(zhuǎn)換器中的解碼網(wǎng)絡(luò)所用的阻值范圍很大,會(huì)產(chǎn)生較大的誤差。本題答案：【電流#精度】11、【多選題】衡量A/D轉(zhuǎn)換電路的主要技術(shù)指標(biāo)是和。本題答案：【轉(zhuǎn)換精度#轉(zhuǎn)換速度】12、【多選題】逐次比較型A/D轉(zhuǎn)換電路加入固定負(fù)電壓補(bǔ)償電壓電路的目的是。本題答案：【減小量化誤差#提高精度】第8章作業(yè)第8章測(cè)驗(yàn)1、【單選題】集成555電路在CO端不使用時(shí)，比較器Cl的基準(zhǔn)電壓為，C2的基準(zhǔn)電壓為。（A）2UDD/3（B）UDD/3（C）UDD（D）UDD/2本題答案：【A、B】2、【單選題】集成555電路在控制電壓端CO處加控制電壓UCO，則C1和C2的基準(zhǔn)電壓將分別變?yōu)椤＃ˋ）2UCO/3（B）UCO/3（C）UCO（D）UCO/2本題答案：【C、D】3、【單選題】施密特觸發(fā)器屬于型電路。本題答案：【電平觸發(fā)】4、【單選題】本題答案：【】5、【單選題】施密特觸發(fā)器用于整形時(shí)，輸入信號(hào)的幅度應(yīng)。本題答案：【】6、【單選題】可將變化緩慢的輸入信號(hào)變換為矩形脈沖信號(hào)。本題答案：【施密特觸發(fā)器】7、【單選題】單穩(wěn)態(tài)電路從穩(wěn)態(tài)翻轉(zhuǎn)到暫穩(wěn)態(tài)取決于，從暫穩(wěn)態(tài)翻轉(zhuǎn)到穩(wěn)態(tài)取決于。（A）脈沖寬度（B）R和C（C）閾值電壓（D）輸入脈沖信號(hào)本題答案：【D、B】8、【單選題】單穩(wěn)態(tài)電路可應(yīng)用于以下哪種情況。本題答案：【定時(shí)電路】9、【單選題】將一脈沖寬度為5ms方波信號(hào)變換為相同周期的脈沖寬度為7ms矩形脈沖，可采用。本題答案：【單穩(wěn)態(tài)觸發(fā)器】10、【單選題】可將脈沖高電平寬度不等的脈沖信號(hào)變換成脈沖高電平寬度相等脈沖信號(hào)。本題答案：【單穩(wěn)態(tài)電路】11、【單選題】是單穩(wěn)態(tài)電路輸出脈沖寬度。本題答案：【暫穩(wěn)態(tài)時(shí)間】12、【單選題】單穩(wěn)態(tài)觸發(fā)器和多諧振蕩器中的暫穩(wěn)態(tài)時(shí)間與成正比。本題答案：【R和C】13、【單選題】用石英晶體多諧振蕩器代替對(duì)稱多諧振蕩器中的一個(gè)電容，另一個(gè)電容之值應(yīng)。本題答案：【加大】14、【單選題】欲獲得頻率穩(wěn)定度高的脈沖信號(hào)，應(yīng)采用。本題答案：【石英晶體振蕩器】15、【單選題】欲使集成555電路組成的振蕩器停止振蕩，應(yīng)按處理。本題答案：【復(fù)位端接低電平】16、【多選題】為使集成555電路輸出OUT為低電平，應(yīng)滿足條件。本題答案：【#】17、【多選題】集成555電路在輸出OUT前端設(shè)置了緩沖器G2的主要原因是。本題答案：【提高驅(qū)動(dòng)負(fù)載能力#放電端（D）電平和輸出端（OUT）保持一致】18、【多選題】用運(yùn)算放大器組成的施密特觸發(fā)器利用了特性。本題答案：【正反饋#輸出正飽和值與負(fù)飽和值】19、【多選題】施密特觸發(fā)器主要作用是、、等。本題答案：【信號(hào)整形#波形變換#幅度鑒別】20、【多選題】觸發(fā)脈沖信號(hào)作用于可重復(fù)觸發(fā)單穩(wěn)態(tài)電路時(shí)，且暫穩(wěn)態(tài)的時(shí)間大于觸發(fā)脈沖信號(hào)的周期，則單穩(wěn)態(tài)電路的輸出則是一信號(hào)。本題答案：【高電平#低電平】21、【多選題】多諧振蕩器的電路結(jié)構(gòu)可歸納為和兩部分。本題答案：【正反饋的延時(shí)環(huán)節(jié)#開(kāi)關(guān)器件】期末試題1、【單選題】PROM是與陣列固定、或陣列編程的器件，輸出在或陣列，其組成電路輸出是。本題答案：【只與當(dāng)前外輸入有關(guān)】2、【單選題】?jī)蓚€(gè)四位二進(jìn)制數(shù)相加，最高位相加時(shí)相當(dāng)于相加。本題答案：【一位全加器】3、【單選題】FPGA芯片掉電信息丟失，原因是編程單元采用的是。本題答案：【觸發(fā)器】4、【單選題】隨機(jī)存儲(chǔ)器中的8位地址譯碼器采用二維（4,4）地址譯碼，字線共根字線。本題答案：【16】5、【單選題】一時(shí)序電路中有D觸發(fā)器，其驅(qū)動(dòng)端的驅(qū)動(dòng)方程可能是。本題答案：【全有可能】6、【單選題】集成555電路在控制電壓端CO處加控制電壓UCO，則集成555內(nèi)部比較器C1的基準(zhǔn)電壓是。本題答案：【UCO】7、【單選題】有A，B，C，D，E，F(xiàn)六個(gè)狀態(tài)，A和C，D和F，E和B，F(xiàn)和C分別等價(jià)，則全部最大等價(jià)類為。本題答案：【[A，C，D，F(xiàn)][B，E]】8、【單選題】5421BCD碼共有狀態(tài)。本題答案：【10】9、【單選題】本題答案：【不應(yīng)該用輸出邏輯F分析】10、【單選題】?jī)蓚€(gè)普通TTL門線與是的。本題答案：【不可以】11、【單選題】CMOS驅(qū)動(dòng)TTL電路時(shí)，需要考慮。本題答案：【電流匹配】12、【單選題】以下幾種電路中，那種電路抗干擾能力最弱。。本題答案：【I2L】13、【單選題】IIH拉電流是前級(jí)驅(qū)動(dòng)門截止時(shí)，IIH后級(jí)門T1的發(fā)射級(jí)。本題答案：【流入】14、【單選題】圖1電路中，信號(hào)A低電平（0V）從X點(diǎn)到Z點(diǎn)傳輸過(guò)程中，有較大的干擾或噪聲疊加到Z點(diǎn)，但還維持在CMOS非門截止的電壓，請(qǐng)問(wèn)輸出F是。本題答案：【0V】15、【單選題】在圖2電路中，保證電路執(zhí)行非門