CMOS數(shù)字集成電路知到智慧樹章節(jié)測試課后答案2024年秋寧波大學(xué)

CMOS數(shù)字集成電路知到智慧樹章節(jié)測試課后答案2024年秋寧波大學(xué)第一章單元測試

低電平噪聲容限NML表達(dá)式為（）。

A:B:C:D:

答案:對于反相器的電壓傳輸特性（VTC），下面描述錯(cuò)誤的是（）。

A:門的開關(guān)閾值VM為VDD/2B:輸入為低電平時(shí)，輸出為高電平C:輸入為高電平時(shí)，輸出為低電平D:VIH和VIL定義為VTC增益等于-1的點(diǎn)

答案:門的開關(guān)閾值VM為VDD/2對于一個(gè)由N個(gè)反相器構(gòu)成的環(huán)振電路（N為奇數(shù)），若反相器的傳播延時(shí)為tp，那么電路的震蕩周期T的表達(dá)式為（）。

A:B:C:D:

答案:一個(gè)理想的反相器具有如下哪些特性（）。

A:高電平和低電平噪聲容限均等于電壓擺幅的一半B:在過渡區(qū)有無限大的增益C:理想門的輸入和輸出阻抗分別為無窮大和零D:門的閾值位于邏輯擺幅的中點(diǎn)

答案:高電平和低電平噪聲容限均等于電壓擺幅的一半；在過渡區(qū)有無限大的增益；理想門的輸入和輸出阻抗分別為無窮大和零；門的閾值位于邏輯擺幅的中點(diǎn)數(shù)字電路的噪聲容限應(yīng)當(dāng)大于0，并且越大越好。（）

A:錯(cuò)B:對

答案:對

第二章單元測試

在晶圓表面形成多晶硅通常采用哪種工藝步驟（）。

A:離子注入B:化學(xué)氣相淀積C:濺射工藝D:擴(kuò)散工藝

答案:化學(xué)氣相淀積淀積金屬層時(shí)，需要晶圓表面保持適度的平整，表面平坦化通常需要哪種工藝（）。

A:退火工藝B:化學(xué)機(jī)械拋光C:等離子刻蝕D:濺射工藝

答案:化學(xué)機(jī)械拋光壓焊技術(shù)的主要缺點(diǎn)有（）。

A:導(dǎo)線的連接必須一個(gè)接一個(gè)依次進(jìn)行，隨著引線數(shù)目的增加會(huì)使制造時(shí)間較長B:壓焊線具有較高的自感以及與相鄰信號線之間的互感C:由于制造過程和不規(guī)則的出線使寄生參數(shù)的確切值很難預(yù)測D:較多的引線數(shù)目使設(shè)計(jì)一個(gè)能避免線間短路的壓焊形式更加困難

答案:導(dǎo)線的連接必須一個(gè)接一個(gè)依次進(jìn)行，隨著引線數(shù)目的增加會(huì)使制造時(shí)間較長；壓焊線具有較高的自感以及與相鄰信號線之間的互感；由于制造過程和不規(guī)則的出線使寄生參數(shù)的確切值很難預(yù)測；較多的引線數(shù)目使設(shè)計(jì)一個(gè)能避免線間短路的壓焊形式更加困難以下哪些工藝步驟屬于光刻工藝（）。

A:顯影與烘干B:化學(xué)機(jī)械拋光C:涂光刻膠D:光刻機(jī)曝光

答案:顯影與烘干；涂光刻膠；光刻機(jī)曝光封裝的冷卻效率取決于包括封裝襯底和主體在內(nèi)的封裝材料的熱阻、封裝的結(jié)構(gòu)以及在封裝和冷卻介質(zhì)之間熱傳導(dǎo)的效率。（）

A:錯(cuò)B:對

答案:對

第三章單元測試

發(fā)生閂鎖效應(yīng)會(huì)使CMOS電路（）。

A:失效或燒毀B:寄生電容增大C:閾值電壓升高D:飽和電流降低

答案:失效或燒毀熱載流子效應(yīng)會(huì)使器件（）。

A:NMOS閾值電壓增加B:柵電容增大C:NMOS閾值電壓減小D:發(fā)生速度飽和所需的漏源電壓增大

答案:NMOS閾值電壓增加下面哪些參數(shù)會(huì)影響MOS的閾值電壓（）。

A:源極與襯底的電壓差B:源漏摻雜濃度C:襯底摻雜濃度D:柵氧化層厚度

答案:源極與襯底的電壓差；襯底摻雜濃度；柵氧化層厚度關(guān)于速度飽和，下面說法正確的是（）。

A:PMOS中速度飽和效應(yīng)不太明顯B:通常發(fā)生于短溝器件中C:對于相同的寬長比，飽和電流小于由于溝道夾斷而產(chǎn)生的飽和電流D:速度飽和發(fā)生時(shí)的臨界電場強(qiáng)度只取決于外加的電場強(qiáng)度

答案:PMOS中速度飽和效應(yīng)不太明顯；通常發(fā)生于短溝器件中；對于相同的寬長比，飽和電流小于由于溝道夾斷而產(chǎn)生的飽和電流MOS的漏極電壓對閾值電壓沒有影響。（）

A:錯(cuò)B:對

答案:錯(cuò)

第四章單元測試

假設(shè)一個(gè)反相器電路，NMOS的等效電阻為Reqn，PMOS的等效電阻為Reqp，輸出負(fù)載電容為CL，那么該門由高至低的傳播延時(shí)為（）。

A:B:C:D:

答案:CMOS反相器輸出由低至高翻轉(zhuǎn)的過程中，電源提供的能量為（）。

A:B:C:D:

答案:關(guān)于靜態(tài)CMOS反相器，下面說法正確的是（）。

A:在穩(wěn)態(tài)工作情況下電源線和地線之可沒有直接的通路，意味著該門并不消耗任何靜態(tài)功率B:穩(wěn)態(tài)時(shí)在輸出和VDD或GND之間總存在一條具有有限電阻的通路C:邏輯電平與器件的尺寸無關(guān)D:輸出高電平和低電平分別為VDD和GND

答案:在穩(wěn)態(tài)工作情況下電源線和地線之可沒有直接的通路，意味著該門并不消耗任何靜態(tài)功率；穩(wěn)態(tài)時(shí)在輸出和VDD或GND之間總存在一條具有有限電阻的通路；邏輯電平與器件的尺寸無關(guān)；輸出高電平和低電平分別為VDD和GND下面哪些方法可以減小反相器的傳播延時(shí)（）。

A:減小輸出電容B:減小晶體管導(dǎo)通電阻C:增大電源電壓D:增大開關(guān)閾值

答案:減小輸出電容；減小晶體管導(dǎo)通電阻；增大電源電壓反相器的延時(shí)只取決于它的外部負(fù)載電容與輸入電容間的比值。（）

A:對B:錯(cuò)

答案:對

第五章單元測試

互補(bǔ)CMOS邏輯中，下拉網(wǎng)絡(luò)中器件并聯(lián)相當(dāng)于（）操作。

A:與B:與非C:或D:或非

答案:或如圖所示電路，實(shí)現(xiàn)的邏輯功能為（）。

A:B:C:D:

答案:如圖所示電路，以下實(shí)現(xiàn)的邏輯功能為（）。

A:B:C:D:

答案:動(dòng)態(tài)邏輯中哪些因素會(huì)破壞信號完整性（）。

A:電荷分享B:時(shí)鐘饋通C:電荷泄漏D:電容耦合

答案:電荷分享；時(shí)鐘饋通；電荷泄漏；電容耦合建立時(shí)間是在時(shí)鐘翻轉(zhuǎn)之前數(shù)據(jù)輸入必須有效的時(shí)間，這周說法是正確的嗎。（）

A:錯(cuò)B:對

答案:對

第六章單元測試

對于如圖所示的采用多路開關(guān)構(gòu)成的主從型正沿觸發(fā)寄存器，當(dāng)時(shí)鐘信號為低電平時(shí)，主級鎖存器工作在（）狀態(tài)。

A:預(yù)充電B:求值C:采樣D:保持

答案:采樣對于如圖所示的TSPC正沿觸發(fā)寄存器，其建立時(shí)間是（）個(gè)反相器的延時(shí)。

A:2B:3C:0D:1

答案:1如圖所示的動(dòng)態(tài)邊沿觸發(fā)寄存器，為了使電路正常工作，對時(shí)鐘信號1-1重疊的約束條件為（）。

A:B:C:D:

答案:對于正沿觸發(fā)的寄存器，輸出在一個(gè)時(shí)鐘周期內(nèi)最多翻轉(zhuǎn)一次。（）

A:錯(cuò)B:對

答案:對建立時(shí)間是在時(shí)鐘翻轉(zhuǎn)之前數(shù)據(jù)輸入必須有效的時(shí)間。（）

A:對B:錯(cuò)

答案:對

第七章單元測試

對于如圖所示的6管SRAM單元，為了同時(shí)保證可讀性和可寫性，晶體管必須滿足尺寸比的約束，以下哪個(gè)是正確的（）。

A:交叉耦合反相器中的NMOS下拉管必須最強(qiáng)，存取管中等強(qiáng)，而PMOS上拉管必須最弱B:交叉耦合反相器中的NMOS下拉管必須最弱，存取管中等強(qiáng)，而PMOS上拉管必須最強(qiáng)C:交叉耦合反相器中的NMOS下拉管必須最強(qiáng)，存取管必須最弱，而PMOS上拉管中等強(qiáng)D:交叉耦合反相器中的NMOS下拉管中等強(qiáng)，存取管必須最強(qiáng)，而PMOS上拉管必須最弱

答案:交叉耦合反相器中的NMOS下拉管必須最強(qiáng)，存取管中等強(qiáng)，而PMOS上拉管必須最弱Flash存儲(chǔ)器采用浮柵晶體管作為存儲(chǔ)單元，對于如圖所示的浮柵晶體管偏置條件，實(shí)現(xiàn)的操作為（）。

A:阻止擦除B:不編程C:編程0D:擦除

答案:編程0SRAM具有以下哪些特性（）。

A:比DRAM快B:與標(biāo)準(zhǔn)CMOS工藝兼容C:比觸發(fā)器密度高D:比DRAM容易使用

答案:比DRAM快；與標(biāo)準(zhǔn)CMOS工藝兼容；比觸發(fā)器密度高；比DRAM容易使用DRAM具有以下哪些特性（）。

A:基本單元比SRAM小B:單