數(shù)電第4版 課件 9A CMOS門電路的結(jié)構(gòu)和工作原理_第1頁
數(shù)電第4版 課件 9A CMOS門電路的結(jié)構(gòu)和工作原理_第2頁
數(shù)電第4版 課件 9A CMOS門電路的結(jié)構(gòu)和工作原理_第3頁
數(shù)電第4版 課件 9A CMOS門電路的結(jié)構(gòu)和工作原理_第4頁
數(shù)電第4版 課件 9A CMOS門電路的結(jié)構(gòu)和工作原理_第5頁
已閱讀5頁，還剩4頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

§2.4CMOS門電路2.4.1

CMOS門電路的結(jié)構(gòu)和原理2.4.3CMOS門電路的靜態(tài)特性2.4.5CMOS漏極開路（OD）門2.4.4CMOS門電路的動態(tài)特性2.4.6CMOS三態(tài)門2.4.7CMOS傳輸門2.4.2晶體管級CMOS邏輯電路設(shè)計1.CMOS反相器漏極相連做輸出端柵極相連做輸入端2.4.1CMOS門電路的結(jié)構(gòu)和原理

如果將0V定義為邏輯0，VDD定義為邏輯1，將實(shí)現(xiàn)邏輯“非”功能。（1）當(dāng)vI=0V時，vGSN=0V，VTN截止，∣vGSP∣=VDD

，VTP導(dǎo)通，vO≈VDD，門電路輸出高電平；（2）當(dāng)vI=VDD時，VGSN=VDD

，VTN導(dǎo)通，∣VGSP∣=0V，VTP截止，vO≈0V，門電路輸出低電平。2.4.1CMOS門電路的結(jié)構(gòu)和原理2.4.1CMOS門電路的結(jié)構(gòu)和原理CMOS反相器的開關(guān)模型2.CMOS與非門00通通止止12.4.1CMOS門電路的結(jié)構(gòu)和原理止止100通通3.CMOS或非門2.4.1CMOS門電路的結(jié)構(gòu)和原理5.帶緩沖器的門電路2.4.1CMOS門電路的結(jié)構(gòu)和原理

當(dāng)A=B=1時，輸出電阻為VTN1和VTN2的導(dǎo)通電阻串聯(lián)，其值為2RON。當(dāng)A=B=0時，輸出電阻為VTP1和VTP2的導(dǎo)通電阻并聯(lián)，其值為RON/2。當(dāng)A=1、B=0時，輸出電阻為VTP2的導(dǎo)通電阻，其值為RON。當(dāng)A=0、B=1時，輸出電阻為VTP1的導(dǎo)通電阻，其值為RON。5.帶緩沖器的門電路2.4.1CMOS門電路的結(jié)構(gòu)和原理緩沖器（buffer)是具有一個輸入和一個輸出的門電路，分正相緩沖器和反相緩沖器

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論