數(shù)字電路與邏輯設(shè)計(jì)知到智慧樹章節(jié)測(cè)試課后答案2024年秋青島大學(xué)

數(shù)字電路與邏輯設(shè)計(jì)知到智慧樹章節(jié)測(cè)試課后答案2024年秋青島大學(xué)第一章單元測(cè)試

表示一個(gè)三位十進(jìn)制數(shù)至少需要（）位二進(jìn)制數(shù)。

A:8B:11C:10D:9

答案:10十進(jìn)制數(shù)127.25對(duì)應(yīng)二進(jìn)制數(shù)為()。

A:111110.01B:1111111.01C:1100011.11D:1000000010

答案:1111111.01十進(jìn)制數(shù)28.43的余3BCD碼是()

A:01111101.10011000B:01101100.10000111C:00111000.01000011D:01011011.01110110

答案:01011011.01110110數(shù)字信號(hào)是在數(shù)值上和時(shí)間上都是不連續(xù)的,()是數(shù)字信號(hào)的典型代表

A:尖峰波B:矩形波C:三角波D:正弦波

答案:矩形波在數(shù)字電路和計(jì)算機(jī)中,只用()種符號(hào)來表示信息

A:4B:2C:3D:1

答案:2將二進(jìn)制、八進(jìn)制和十六進(jìn)制數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)的共同規(guī)則是()。

A:除以10看余數(shù)B:乘以十看向高位的進(jìn)位C:按權(quán)展開

答案:按權(quán)展開以下關(guān)于格雷碼的特點(diǎn)描述正確的是()

A:相鄰2個(gè)代碼之間有3位不同B:相鄰2個(gè)代碼之間只有1位不同C:相鄰2個(gè)代碼之間有2位不同D:相鄰2個(gè)代碼之間有4位不同

答案:相鄰2個(gè)代碼之間只有1位不同負(fù)零的補(bǔ)碼表示為（）

A:100…00B:000…00C:011…11D:111…11

答案:000…00判斷兩個(gè)符號(hào)相同的二進(jìn)制數(shù)相加會(huì)產(chǎn)生溢出的依據(jù)是符號(hào)位是否發(fā)生變化。

A:對(duì)B:錯(cuò)

答案:對(duì)常用的26個(gè)英文字符的大小寫在計(jì)算機(jī)中是用其8421BCD碼來表示的。

A:對(duì)B:錯(cuò)

答案:錯(cuò)兩個(gè)數(shù)相減一定不會(huì)產(chǎn)生溢出現(xiàn)象。

A:對(duì)B:錯(cuò)

答案:錯(cuò)周圍環(huán)境的溫度屬于模擬量。

A:錯(cuò)B:對(duì)

答案:對(duì)

第二章單元測(cè)試

函數(shù)F=AB+BC+AC與P=A?B?+B?C?+A?C?()

A:互為對(duì)偶式B:互為反函數(shù)C:相等

答案:互為反函數(shù)邏輯函數(shù)F=(A+BC?)?(A+B),當(dāng)ABC的取值為()時(shí),F=1。

A:201B:011C:000D:111

答案:011函數(shù)F=((A+B)?+(B+C)?+(C+A)?)?是最簡(jiǎn)()表達(dá)式。

A:或與B:與或非C:與非與非D:或非或非

答案:或非或非n個(gè)變量可以構(gòu)成()個(gè)最小項(xiàng)。

A:2n-1B:2×nC:2nD:n

答案:2n標(biāo)準(zhǔn)或與式是由()構(gòu)成的邏輯表達(dá)式。

A:最小項(xiàng)之積B:最大項(xiàng)之積C:最小項(xiàng)之和D:最大項(xiàng)之和

答案:最大項(xiàng)之積根據(jù)對(duì)偶規(guī)則，已知等式A（B+C）=AB+AC成立，則等式A+BC=（A+B）（A+C）()

A:必然成立B:不確定是否成立C:必然不成立

答案:必然成立在邏輯函數(shù)中，對(duì)于變量的任一組取值，任意兩個(gè)最小項(xiàng)的乘積為（）；對(duì)于變量的任一組取值，全體最小項(xiàng)之和為（）。

A:0，1B:1，0C:1，1D:0，0

答案:0，1對(duì)任一邏輯式Y(jié)，若將其中所有的與換成或，或換成與，0換成1，1換成0，原變量換成反變量，反變量換成原變量，則得到的結(jié)果就是Y的對(duì)偶式。

A:對(duì)B:錯(cuò)

答案:錯(cuò)相鄰最小項(xiàng)是指只有1個(gè)變量不同的最小項(xiàng)。（）

A:對(duì)B:錯(cuò)

答案:對(duì)在邏輯函數(shù)中,約束項(xiàng)是不可能或不允許出現(xiàn)的變量取值組合，其值總是等于1。

A:錯(cuò)B:對(duì)

答案:錯(cuò)邏輯變量的取值，1比0大。

A:對(duì)B:錯(cuò)

答案:錯(cuò)因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第三章單元測(cè)試

下列門電路工作速度最快的一種是（）。

A:TTLB:NMOSC:CMOSD:PMOS

答案:TTL輸出端可直接連在一起實(shí)現(xiàn)“線與”邏輯功能的門電路是（）。

A:三態(tài)B:與或非C:OCD:或非

答案:OC為實(shí)現(xiàn)數(shù)據(jù)傳輸?shù)目偩€結(jié)構(gòu)，要選用（）門電路。

A:與或非B:三態(tài)C:或非D:OC

答案:三態(tài)對(duì)TTL與非門多余輸入端的處理，不能將它們（）。

A:接正電源B:懸空C:接地D:與有用輸入端連在一起

答案:接地下圖所示CMOS門電路的邏輯功能是（）門

A:CMOS與非門B:CMOS或非門C:CMOS非門D:CMOS異或門

答案:CMOS或非門漏極開路的門電路可以將輸出端直接接在一起實(shí)現(xiàn)線與功能，漏極開路的門門電路在工作時(shí)必須要將輸出端經(jīng)下拉電阻接到地上。

A:對(duì)B:錯(cuò)

答案:錯(cuò)下圖中，三態(tài)門的使能端EN是高電平有效，即當(dāng)EN=0時(shí)輸出高阻態(tài)。

A:對(duì)B:錯(cuò)

答案:對(duì)OD門的中文含義是集電極開路門電路。

A:對(duì)B:錯(cuò)

答案:錯(cuò)數(shù)字電路中，驅(qū)動(dòng)門的輸出低電平最大值VOLmax與負(fù)載門G2輸入低電平最大值VILmax的關(guān)系應(yīng)滿足VOLmax≤VILmax。

A:對(duì)B:錯(cuò)

答案:對(duì)數(shù)字電路中，驅(qū)動(dòng)門的灌電流是指其輸出高電平時(shí)的電流。

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第四章單元測(cè)試

在二進(jìn)制譯碼器中,若輸入有4位代碼,則輸出有()個(gè)信號(hào)。

A:8B:4C:2D:16

答案:16用高電平為輸出有效的譯碼器實(shí)現(xiàn)組合邏輯電路時(shí),還需要()

A:與門B:或門C:與非門D:或非門

答案:或門在下列電路中,只有()屬于組合邏輯電路。

A:寄存器B:觸發(fā)器C:數(shù)據(jù)選擇器D:計(jì)數(shù)器

答案:數(shù)據(jù)選擇器在組合邏輯電路的常用設(shè)計(jì)方法中,可以用()來表示邏輯抽象的結(jié)果。

A:狀態(tài)圖B:真值表C:狀態(tài)表D:特性方程

答案:真值表組合邏輯電路的競(jìng)爭(zhēng)-冒險(xiǎn)是由于()引起的。

A:電路中存在延遲B:電路有多個(gè)輸出C:電路不是最簡(jiǎn)D:電路使用不同的門電路

答案:電路中存在延遲只考慮本位數(shù)而不考慮低位來的進(jìn)位的加法稱為()。

A:全減B:全加C:半加D:半減

答案:半加用代碼代表特定信號(hào)或者將代碼賦予特定含義的過程稱為()

A:數(shù)據(jù)選擇B:編碼C:奇偶校驗(yàn)D:譯碼

答案:編碼TTL集成芯片74LS138是3/8線譯碼器，譯碼器為輸出低電平有效，若輸入為A2A1A0=101時(shí)，輸出Y7?Y6?Y5?Y4?Y3?Y2?Y1?Y0?為（）

A:11110111B:00000100C:00100000D:11011111

答案:11011111一個(gè)數(shù)據(jù)選擇器的地址輸入端有3個(gè)時(shí)，最多可以有（）個(gè)數(shù)據(jù)信號(hào)輸出。

A:6B:8C:16D:4

答案:8一個(gè)64選1的數(shù)據(jù)選擇器有（）個(gè)選擇控制信號(hào)輸入端。

A:64B:16C:32D:6

答案:6在組合邏輯電路中，任意時(shí)刻電路的輸出只跟當(dāng)前輸入的有關(guān)，而與電路原來的狀態(tài)無關(guān)。

A:對(duì)B:錯(cuò)

答案:對(duì)編碼器74HC148的輸出信號(hào)輸出選通標(biāo)志有效表示編碼器工作并且有有效編碼信號(hào)輸入。

A:對(duì)B:錯(cuò)

答案:錯(cuò)當(dāng)門電路的2個(gè)輸入信號(hào)同時(shí)向相同方向跳變時(shí)，由于變化的速度不一樣而在輸出端產(chǎn)生錯(cuò)誤的尖峰脈沖，這種現(xiàn)象稱為競(jìng)爭(zhēng)-冒險(xiǎn)現(xiàn)象。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)異或邏輯門完成的運(yùn)算也稱為模2加。

A:對(duì)B:錯(cuò)

答案:對(duì)

第五章單元測(cè)試

邊沿結(jié)構(gòu)的基礎(chǔ)JK觸發(fā)器是在CLK時(shí)鐘的（）觸發(fā)的。

A:低電平B:下降沿C:高電平D:上升沿

答案:上升沿T觸發(fā)器中，當(dāng)T=1時(shí)，觸發(fā)器實(shí)現(xiàn)（）功能。

A:計(jì)數(shù)B:置0C:置1D:保持

答案:計(jì)數(shù)下列說法正確的是（）

A:主從JK觸發(fā)器沒有保持功能B:主從JK觸發(fā)器不能用于組成計(jì)數(shù)器C:主從JK觸發(fā)器沒有空翻現(xiàn)象D:JK之間有約束

答案:主從JK觸發(fā)器沒有空翻現(xiàn)象鎖存器或觸發(fā)器的0態(tài)是指（）

A:Q=0,Q?=0B:Q=0,Q?=1C:Q=1,Q?=1D:Q=1,Q?=0

答案:Q=0,Q?=1關(guān)于各種觸發(fā)器的描述，下列說法錯(cuò)誤的是（）

A:脈沖觸發(fā)器的次態(tài)只考慮CLK下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，從而決定次態(tài)的變化。B:電平觸發(fā)的觸發(fā)器只有當(dāng)CLK變?yōu)橛行щ娖绞?，觸發(fā)器才能接受輸入信號(hào)，并按照輸入信號(hào)將觸發(fā)器的輸出置成相應(yīng)狀態(tài)。C:觸發(fā)器與鎖存器的不同在于觸發(fā)器增加了一個(gè)觸發(fā)時(shí)鐘信號(hào)。D:邊沿觸發(fā)器的次態(tài)僅取決于時(shí)鐘有效邊沿到達(dá)時(shí)輸入的邏輯狀態(tài)。

答案:脈沖觸發(fā)器的次態(tài)只考慮CLK下降沿到達(dá)時(shí)輸入的邏輯狀態(tài)，從而決定次態(tài)的變化。主從RS觸發(fā)器在CLK=1期間，RS之間不存在約束。

A:對(duì)B:錯(cuò)

答案:錯(cuò)主從JK觸發(fā)器在CLK=1期間，存在一次性變化。

A:錯(cuò)B:對(duì)

答案:對(duì)T?觸發(fā)器的功能是時(shí)鐘脈沖每作用一次，翻轉(zhuǎn)一次，因此可以作為四分頻器使用。

A:對(duì)B:錯(cuò)

答案:錯(cuò)由或非門構(gòu)成的基本RS鎖存器的約束條件是SDRD=0。

A:對(duì)B:錯(cuò)

答案:對(duì)脈沖觸發(fā)器比邊沿觸發(fā)器的的抗干擾性好。

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第六章單元測(cè)試

8位移位寄存器可以存放()位二進(jìn)制代碼。

A:4B:16C:8D:256

答案:8構(gòu)成模值為256的二進(jìn)制計(jì)數(shù)器,需要()級(jí)觸發(fā)器。

A:2B:8C:256D:128

答案:8同步計(jì)數(shù)器是指()的計(jì)數(shù)器

A:各觸發(fā)器時(shí)鐘端連在一起,統(tǒng)一由系統(tǒng)時(shí)鐘控制B:可用前級(jí)的輸出做后級(jí)觸發(fā)器的時(shí)鐘C:由同類型的觸發(fā)器構(gòu)成D:可用后級(jí)的輸出做前級(jí)觸發(fā)器的時(shí)鐘

答案:各觸發(fā)器時(shí)鐘端連在一起,統(tǒng)一由系統(tǒng)時(shí)鐘控制同步清除計(jì)數(shù)器是指()的計(jì)數(shù)器

A:具有清除功能的同步型B:清除信號(hào)與時(shí)鐘信號(hào)同時(shí)有效才能清除的C:具有清除功能的異步型D:清除信號(hào)與時(shí)鐘信號(hào)無關(guān)的

答案:清除信號(hào)與時(shí)鐘信號(hào)同時(shí)有效才能清除的已知Q3Q2Q1Q0是同步十進(jìn)制計(jì)數(shù)器的觸發(fā)器輸出,若以Q3作進(jìn)位,則其周期和正

脈沖寬度是()。

A:10個(gè)CP脈沖,正脈沖寬度為1個(gè)CP周期B:10個(gè)CP脈沖,正脈沖寬度為2個(gè)CP周期C:10個(gè)CP脈沖,正脈沖寬度為4個(gè)CP周期D:10個(gè)CP脈沖,正脈沖寬度為8個(gè)CP周期

答案:10個(gè)CP脈沖,正脈沖寬度為2個(gè)CP周期若4位同步二進(jìn)制加法計(jì)數(shù)器當(dāng)前的狀態(tài)是0111,下一個(gè)輸入時(shí)鐘脈沖后,其內(nèi)容變?yōu)?)

A:0111B:0110C:0011D:1000

答案:1000一個(gè)4位移位寄存器原來的狀態(tài)為0000,如果串行輸入始終為1,則經(jīng)過4個(gè)移位脈沖后寄存器的內(nèi)容為()。

A:1110B:0001C:1111D:0111

答案:1111可以用來實(shí)現(xiàn)并/串轉(zhuǎn)換和串/并轉(zhuǎn)換的器件是()

A:計(jì)數(shù)器B:存儲(chǔ)器C:全加器D:移位寄存器

答案:移位寄存器時(shí)序電路不含有記憶功能的器件。

A:對(duì)B:錯(cuò)

答案:錯(cuò)計(jì)數(shù)器除了能對(duì)輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。

A:錯(cuò)B:對(duì)

答案:對(duì)移位寄存器的左移是指從低位移到高位。

A:錯(cuò)B:對(duì)

答案:錯(cuò)

第七章單元測(cè)試

隨機(jī)存取存儲(chǔ)器具有（）功能。

A:只寫B(tài):無讀/寫C:只讀D:讀/寫

答案:讀/寫存儲(chǔ)容量為8K×8位的ROM存儲(chǔ)器，其地址線為（）條。

A:12B:8C:14D:13

答案:13只能按地址讀出信息，而不能寫入信息的存儲(chǔ)器為（）

A:ROMB:PROMC:RAMD:EPROM

答案:ROM2K×16b的存儲(chǔ)器芯片，其存儲(chǔ)容量有（）

A:2000BB:4096BC:4000BD:2048B

答案:4096B計(jì)算機(jī)的層次存儲(chǔ)系統(tǒng)中，主存通常采用（）構(gòu)成。

A:E2PROM