計(jì)算機(jī)系統(tǒng)習(xí)題課

課程作業(yè)7-10課程作業(yè)第7章第1題題目：修改非常簡(jiǎn)單微序列控制器，將其狀態(tài)分配給下列地址。給出這些分配所需的映射邏輯。狀態(tài)地址FETCH10000FETCH20001FETCH30010ADD10011ADD20100AND10101AND20110JMP10111INC11000第7章第1題解：課程作業(yè)第7章第2題題目：根據(jù)習(xí)題1的狀態(tài)分配，重寫非常簡(jiǎn)單微序列控制器優(yōu)化后的水平微代碼。課程作業(yè)第7章第2題解：課程作業(yè)第7章第12題題目：我們希望修改非常簡(jiǎn)單CPU，使之包含一個(gè)新的8位寄存器R和兩條新指令。指令MVAC完成RAC的傳送，其指令碼是1110XXXX；指令MOVR完成ACR的操作，指令碼是1111XXXX；而INC的新指令碼是110XXXXX；其它指令碼保持不變。試采用直接產(chǎn)生控制信號(hào)的方法給出修改后非常簡(jiǎn)單CPU的微序列控制器。課程作業(yè)第7章第12題解：與第10題修改類似，但增加如下兩點(diǎn)內(nèi)容i) 添加控制信號(hào)RLOAD,RBUS,ACBUS,和ALUS2到微代碼存儲(chǔ)器的控制信號(hào)中 對(duì)這些控制信號(hào)，除了在地址0110和0111處的微指令設(shè)置為1，其余微指令中均設(shè)置為0ii) 在微代碼存儲(chǔ)器中添加課程作業(yè)第7章第12題解：驗(yàn)證，測(cè)試程序?yàn)?:MVAC(初始AC=1) 1:MOVR課程作業(yè)第7章第22題題目：用具有垂直微代碼的微序列控制器來(lái)設(shè)計(jì)一個(gè)如下的CPU：它能夠訪問(wèn)256個(gè)字的存儲(chǔ)器，每個(gè)字是8位寬。該CPU通過(guò)輸出一個(gè)8位地址到它的輸出引腳A[7..0]，并且通過(guò)輸入引腳D[7..0]從存儲(chǔ)器讀入8位值。CPU包括一個(gè)8位寬的地址寄存器(AR)，程序計(jì)數(shù)器(PC)，累加器(AC)，數(shù)據(jù)寄存器(DR)和一個(gè)3位寬的指令寄存器(IR)。該CPU必須實(shí)現(xiàn)如下的指令集。注意是一個(gè)8位值，它存放在緊接著該指令后面的存儲(chǔ)單元中。指令指令碼操作LDI000XXXXX

AC

STO001XXXXX

M[]ACADD010XXXXX

ACAC+M[]OR011XXXXX

ACACM[]JUMP100XXXXX

PC

JREL101AAAAAPCPC+000AAAAASKIP110XXXXXPCPC+1RST111XXXXXPC0,AC0課程作業(yè)第7章第22題解：狀態(tài)圖課程作業(yè)第7章第22題解：RTL代碼FETCH1:AR

PC ADD1: DR

M,PC

PC+1FETCH2:DR

M,PC

PC+1 ADD2: AC

AC+DRFETCH3:IR

DR[7..5],AR

PC OR1:DR

M,PC

PC+1LDI1:DR

M,PC

PC+1 OR2: AC

AC

DRLDI2:AC

DR JUMP1: DR

MSTO1:DR

M,PC

PC+1 JUMP2: PC

DRSTO2:AR

DR JREL1: PC

PC+000DR[4..0]STO3:DR

AC SKIP1: PC

PC+1STO4:M

DR RST1: PC

0,AC

0課程作業(yè)第7章第22題解：控制信號(hào)課程作業(yè)第7章第22題解：寄存器課程作業(yè)第7章第22題解：ALU課程作業(yè)第7章第22題解：微序列硬件與圖7.3和7.4所示基本相同,除了微操作被輸出到譯碼器以生成實(shí)際的微操作信號(hào)，以及映射函數(shù)為1,IR[2..0],0

微操作域的分配課程作業(yè)第7章第22題解：微代碼課程作業(yè)第8章第10題題目：修改Booth算法的RTL代碼使之執(zhí)行操作UVXV，并給出修改后算法的硬件實(shí)現(xiàn)。課程作業(yè)第8章第10題解：課程作業(yè)第8章第10題解：課程作業(yè)第8章第28題題目：采用一個(gè)三段流水線執(zhí)行下列代碼：FORi=1TOnDO{X[i]((A[i]B[i])+C[i])D[i]}第一段流水線執(zhí)行乘法A[i]B[i]，執(zhí)行時(shí)間微20ns，其中15ns用于乘法運(yùn)算，5ns用于將結(jié)果保存到鎖存器。第二段將第一段產(chǎn)生的積與C[i]相加，執(zhí)行時(shí)間為15ns（包括將結(jié)果保存到鎖存器的時(shí)間）。第三段執(zhí)行最終的乘法，執(zhí)行時(shí)間為20ns。求該流水線的時(shí)鐘周期。求該流水線的穩(wěn)態(tài)加速比。當(dāng)n取何值時(shí)，該流水線輸出結(jié)果的速度大于一個(gè)非流水線單元的輸出速度？當(dāng)n取何值時(shí)，該流水線的加速比為1.5？課程作業(yè)第8章第28題解：

a) 20ns b) c) n*40>20*(n+2),從而得到n>2 d) ,whichyieldsn=6課程作業(yè)第8章第30題題目：給出兩個(gè)6位數(shù)相乘的Wallace樹的設(shè)計(jì)。課程作業(yè)第8章第30題解：課程作業(yè)第9章第1題題目：對(duì)于下表所示的816相聯(lián)存儲(chǔ)器，為選擇最后一個(gè)單元，數(shù)據(jù)寄存器何屏蔽寄存器應(yīng)存入什么值？假定開始8位是標(biāo)簽，其余位是數(shù)據(jù)。數(shù)據(jù)有效0000100100100111010110110001100011010111111100000011101011001111000100000000000000001111100000111111100110111110000000111110000111100001課程作業(yè)第9章第1題解： 掩碼: 1111111100000000

數(shù)據(jù): 11110000xxxxxxxx課程作業(yè)第9章第2題題目：在下列條件下，習(xí)題1的相聯(lián)存儲(chǔ)器中哪個(gè)值會(huì)被訪問(wèn)？a)Mask=1111000000000000,Data=0000100100100111b)Mask=0000000000001111,Data=1111111111110000c)Mask=1111000000000000,Data=1111000000001111課程作業(yè)第9章第2題解：

a)從頂部開始第5個(gè)位置

b)從頂部開始第3，7和8個(gè)位置

c)沒有符合該條件的位置第9章第3題假設(shè)能訪問(wèn)1M×16內(nèi)存空間的CPU的cache，該cache能容納8K×16的數(shù)據(jù)，并分別采用以下的映象方法。給出Cache每一單元的組織結(jié)構(gòu)及位數(shù)和總的單元數(shù)目。(1)全相聯(lián)映象(2)直接映象(3)2路組相聯(lián)(4)4路組相聯(lián)

課程作業(yè)第9章第5題題目：一個(gè)使用相對(duì)簡(jiǎn)單CPU的計(jì)算機(jī)系統(tǒng)，要包含一個(gè)1K大小、行大小為2字節(jié)的相聯(lián)Cache：Cache中的每一單元有多少位？相聯(lián)存儲(chǔ)器需要什么mask值？課程作業(yè)第9章第5題解：

a)32或33位:15位用于地址標(biāo)記

8位用于第一個(gè)數(shù)據(jù)值

8位用于第二個(gè)數(shù)據(jù)值

1位用于有效位

1位用于修改位（臟位，僅當(dāng)高速緩存使用 寫回方式時(shí)采用）

b)假設(shè)位按照a)所給出的那樣排列：

1111111111111110000000000000000課程作業(yè)第9章第20題題目：一個(gè)計(jì)算機(jī)系統(tǒng)有一個(gè)cache，其TC=10ns，命中率為80%，平均訪問(wèn)時(shí)間TM=24ns，求物理內(nèi)存的訪問(wèn)時(shí)間為多少？課程作業(yè)第9章第20題解：

TP=(TM-hTC)/(1-h)=(24ns-.8*10ns)/.2=80ns課程作業(yè)第10章第7題題目：修改相對(duì)簡(jiǎn)單CPU的微程序控制單元以包括INPT指令。課程作業(yè)第10章第7題解：

i)修改映射函數(shù)，將指令碼00100000映射到微代碼地址1000000. ii)添加微代碼信號(hào)IO,設(shè)置它只在地址為67的微指令中為1，其余為0. iii)添加下列微指令到微代碼存儲(chǔ)器中（下表中僅列出了有效的控制信號(hào)）

64:DRLOAD,MEMBUS,PCINC,ARINC UJ65 65:TRLOAD,DRLOAD,MEMBUS,PCINC UJ66 66:ARLOAD,DRHBUS,TRBUS UJ67 67:DRLOAD,MEMBUS UJ68 68:ACLOAD,DRLBUS UJ01課程作業(yè)第10章第9題題目：假定下列事件順序，寫出CPU從0至100ns執(zhí)行的程序。每個(gè)中斷服務(wù)程序需用20ns完成。時(shí)間動(dòng)作0ns主程序啟動(dòng)10nsIRQ120nsIRQ245nsIRQ360nsIRQ4課程作業(yè)第10章第9題解：

課程作業(yè)第10章第22題題目：設(shè)計(jì)DMA地址、計(jì)數(shù)及控制寄存器中LD信號(hào)的邏輯電路。這些寄存器的地址分別為8000H、8001H、8002H。課程作業(yè)第10章第22題解：

課程作業(yè)第10章第23題題目：采用相對(duì)簡(jiǎn)單CPU（包括OTPT指令）的匯編語(yǔ)言寫一個(gè)程序用第22題的DMA控制器實(shí)現(xiàn)傳送。系統(tǒng)從I/O設(shè)備中傳送64字節(jié)數(shù)據(jù)至起始單元為1000H的存儲(chǔ)器中。在此系統(tǒng)中，DMA地址寄存器保存地址的高8位，低8位一直為0；DMA計(jì)數(shù)和控制寄存器均為8位；寫入控制寄存器啟動(dòng)DMA傳送的值為02H；存儲(chǔ)單元2000H、2001H和2002H中分別存儲(chǔ)值10H、40H和02H。課程作業(yè)第10章第23題解：

LDAC2000 OTPT8000 LDAC2001 OTPT8001 LDAC2002 OTPT8002習(xí)題第4章19.某計(jì)算機(jī)系統(tǒng)有8位的地址總線和8位的數(shù)據(jù)總線，采用單獨(dú)I/O。它有64字節(jié)的EPROM，起始地址為00H，由64×4的芯片構(gòu)成；有128字節(jié)的RAM，起始地址為40H，由32×8的芯片構(gòu)成；有一個(gè)帶READY信號(hào)的輸入設(shè)備，其地址為40H；還有一個(gè)不帶READY信號(hào)的輸出設(shè)備，地址為80H。試畫出該系統(tǒng)的設(shè)計(jì)圖，要包括所有使能和載入邏輯。22.某計(jì)算機(jī)系統(tǒng)具有8位的地址總線和8位的數(shù)據(jù)總線，使用存儲(chǔ)器映射I/O。它有128字節(jié)的PROM，起始地址為00H，由32×4的芯片構(gòu)成；有96字節(jié)的RAM，起始地址為80H，由一個(gè)64×8的芯片和幾個(gè)32×2的芯片構(gòu)成；有一個(gè)帶READY信號(hào)的輸入設(shè)備，其地址為F0H；有一個(gè)帶READY信號(hào)的輸出設(shè)備，其地址為F1H，還有一個(gè)帶READY信號(hào)的雙向輸入/輸出設(shè)備，其地址為F2H。試畫出該系統(tǒng)的設(shè)計(jì)圖，要包括所有使能和載入邏輯。6-10．對(duì)非常簡(jiǎn)單CPU進(jìn)行修改，使其加入一個(gè)新的8位寄存器R，以及兩條新的指令：MVAC，執(zhí)行R←AC的操作，操作碼為1110XXXX；MOVR，執(zhí)行操作AC←R，操作碼是1111XXXX。而INC指令的操作碼改為110XXXXX，其它指令的操作碼保持不變。給出該CPU的新狀態(tài)圖及其RTL代碼。7-10.像第六章習(xí)題10那樣，我們希望修改非常簡(jiǎn)單CPU，使之包含一個(gè)新的8位的寄存器R和兩條新指令。指令MVAC完成R←AC的傳送，其指令代碼是1110XXXX；指令MOVR完成操作AC←R，指令代碼是1111XXXX；而INC指令的新代碼是110XXXXX；其它的指令代碼保持不變。試給出新的狀態(tài)圖、RTL代碼、寄存器部分所要作的修改、微序列控制器的改動(dòng)以及它的水平微代碼，并驗(yàn)證新指令的功能。Ch6-728.設(shè)計(jì)一個(gè)CPU，滿足如下的規(guī)范要求：（1）它能夠訪問(wèn)64個(gè)字的存儲(chǔ)器，每個(gè)字是8位寬。該CPU通過(guò)輸出一個(gè)6位地址到它的輸出引腳A［5..0］，并且通過(guò)輸入引腳D［7..0］從存儲(chǔ)器讀入8位寬的值。（2）CPU包括一個(gè)6位寬的地址寄存器（AR）和程序計(jì)數(shù)器（PC）；一個(gè)8位的累加器（AC）和數(shù)據(jù)寄存器（DR）；還有一個(gè)2位寬的指令寄存器（IR）。（3）該CPU必須實(shí)現(xiàn)如下指令集：8-18修改符號(hào)—幅值表示法的加減法算法，使得OVERFLOW僅在一個(gè)微操作中被設(shè)置。給出修改的RTL代碼和硬件實(shí)現(xiàn)。Ch89-4說(shuō)明能訪問(wèn)256K×8內(nèi)存地址的CPU的cache結(jié)構(gòu)；這個(gè)cache能容納16K×8的數(shù)據(jù)，并采用以下的映射策略。給出每一單元位數(shù)和總的單元數(shù)目。a)全相聯(lián)映射b)直接映射c)2路組相聯(lián)d)4路組相聯(lián)9-5、一個(gè)使用相對(duì)簡(jiǎn)單CPU的計(jì)算機(jī)系統(tǒng)，要包含一個(gè)1K大小、行大小為2字節(jié)的相聯(lián)cache：a)cache中的每一單元有多少位？b)相聯(lián)存儲(chǔ)器需要什么mask值？9-6、對(duì)于第5題所示的計(jì)算機(jī)系統(tǒng)，給出執(zhí)行每一如下指令后cache中的內(nèi)容（所有數(shù)值均以16進(jìn)制給出）。0：LDAC42343:CLAC4:JMPZ000A7:JUMP0000A:INACB:MVACC:ADDD:STAC092710:JUMP00004234:554235:29CH03測(cè)驗(yàn)1.CPU主要包括___B___。A．控制器B．控制器、運(yùn)算器、CacheC．運(yùn)算器和主存D．控制器、ALU、主存2．主機(jī)中能對(duì)指令進(jìn)行譯碼的器件是___C___。A．ALUB．運(yùn)算器C．控制器D．存儲(chǔ)器3．CPU內(nèi)通用寄存器的位數(shù)取決于___B___。A．存儲(chǔ)器容量B．機(jī)器字長(zhǎng)C．指令的長(zhǎng)度D．CPU的管腳數(shù)4．程序計(jì)數(shù)器PC屬于___C___。A．運(yùn)算器B．控制器C．存儲(chǔ)器D．I/O接口5．計(jì)算機(jī)主頻的周期是指____B__。A．指令周期B．時(shí)鐘周期C．CPU周期D．存取周期測(cè)驗(yàn)3.1測(cè)驗(yàn)3.21．立即尋址指的是___B___。A．尋址的地址置于操作之后B．常量數(shù)值置于操作之后C．?dāng)?shù)值置于寄存器中D．地址置于寄存器中2．寄存器直接尋址是指___A___。A．操作數(shù)在寄存器中B．操作數(shù)地址在寄存器中C．以寄存器值為偏移量尋址D．指令給出相對(duì)寄存器的偏移量3．直接對(duì)存儲(chǔ)器中的操作數(shù)的尋址稱為__B/D____尋址。A．直接B．間接C．寄存器D．寄存器間接4．寄存器間接尋址方式中，操作數(shù)處在___B___。A.通用寄存器B．主存單元C．程序計(jì)數(shù)器D．堆棧5．操作數(shù)地址存放在寄存器的尋址方式叫___D___。A．相對(duì)尋址方式B．變址寄存器尋址方式C．寄存器尋址方式D．寄存器間接尋址方式6．先計(jì)算后再訪問(wèn)內(nèi)存的尋址方式是___D___。A．立即尋址B．直接尋址C．間接尋址D．變址尋址7．就取得操作數(shù)的速度而言，下列尋址方式中速度最快的是___B___，速度最慢的是___C___，不需要訪存的尋址方式是___B___。A．直接尋址B.立即尋址C.間接尋址測(cè)驗(yàn)3.28．下列指令中，___D___不能支持?jǐn)?shù)值處理。A．算術(shù)運(yùn)算類指令B．移位操作類指令C．字符串處理類指令D．輸入輸出類指令9．運(yùn)算型指令的尋址與轉(zhuǎn)移性指令的尋址不同點(diǎn)在于___A___。A．

前者取操作數(shù)，后者決定程序轉(zhuǎn)移地址B．

后者取操作數(shù)，前者決定程序轉(zhuǎn)移地址C．

前者是短指令，后者是長(zhǎng)指令D．

前者是長(zhǎng)指令，后者是短指令10．在8086的堆棧中，保持不變的是___C___。A．棧項(xiàng)B．棧指針C．棧底D．棧中的數(shù)據(jù)測(cè)驗(yàn)3.211．設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一個(gè)字節(jié)為操作碼，第二個(gè)字節(jié)是相對(duì)位移量（用補(bǔ)碼表示）。每當(dāng)從存儲(chǔ)器中取出第一個(gè)字節(jié)時(shí)，即自動(dòng)完成(PC)+1→PC。設(shè)當(dāng)前PC的內(nèi)容為2003H，要求轉(zhuǎn)移到200AH地址，則該轉(zhuǎn)移指令的第二個(gè)字節(jié)的內(nèi)容應(yīng)為___B___。若PC的內(nèi)容是2008H，要求轉(zhuǎn)移到2001H，則該轉(zhuǎn)移指令的第二個(gè)字節(jié)的內(nèi)容應(yīng)為___E___。A．05HB．06HC．07HD．F7HE．F8HF．F9H測(cè)驗(yàn)3.2CH04測(cè)驗(yàn)在計(jì)算機(jī)中，存儲(chǔ)器是數(shù)據(jù)傳送的中心，但訪問(wèn)存儲(chǔ)器的請(qǐng)求是由CPU或I/O所發(fā)出的。因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以在不訪問(wèn)動(dòng)態(tài)存儲(chǔ)器時(shí)不用刷新。CPU中通常都設(shè)置若干個(gè)寄存器，這些寄存器與主存統(tǒng)一編址。訪問(wèn)這些寄存器的指令格式與訪問(wèn)存儲(chǔ)器是相同的。利用大規(guī)模集成電路技術(shù)把計(jì)算機(jī)的運(yùn)算部件和控制部件做在一塊集成電路芯片上，這樣的一塊芯片叫做單片機(jī)。同SRAM相比，由于DRAM需要刷新，所以功耗大。答案：錯(cuò)。SRAM不需要刷新是由于電路的構(gòu)成不同。它是依靠電源維持運(yùn)行，而DRAM是依靠電容維持狀態(tài)，所以SRAM功耗較大。兼容機(jī)之間指令系統(tǒng)可以是相同的，但硬件的實(shí)現(xiàn)方法可以不同。判斷題1、完整的計(jì)算機(jī)系統(tǒng)應(yīng)包括__D___。A運(yùn)算器、存儲(chǔ)器、控制器；B外部設(shè)備和主機(jī)；C主機(jī)和實(shí)用程序；D配套的硬件設(shè)備和軟件系統(tǒng)2、存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來(lái)___C___。A．存放數(shù)據(jù)B．存放程序C．存放數(shù)據(jù)和程序D．存放微程序3．按字節(jié)編址的存儲(chǔ)器中，每個(gè)編址單元中存放_(tái)__B___信息。A．1位B．8位C．16位D．64位4.和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是___C___。A.容量大、速度快、成本低B．容量大、速度慢、成本高C．容量小、速度快、成本高D．容量小、速度快、成本低5．下列存儲(chǔ)器中，屬于非易失性存儲(chǔ)器的是___D___。A．RAMB．靜態(tài)存儲(chǔ)器C．動(dòng)態(tài)存儲(chǔ)器D．只讀存儲(chǔ)器6．在ROM中必須有___C___電路。A．?dāng)?shù)據(jù)寫入B．再生C．地址譯碼D．刷新7．下列元件中存取速度最快的是___B___。A．CacheB．寄存器C．內(nèi)存D．外存8．ROM與RAM的主要區(qū)別是___B___。A．?dāng)嚯姾?，ROM內(nèi)保存的信息會(huì)丟失，RAM則可長(zhǎng)期保存而不會(huì)丟失B．?dāng)嚯姾?，RAM內(nèi)保存的信息會(huì)丟失，ROM則可長(zhǎng)期保存而不會(huì)丟失C．ROM是外存儲(chǔ)器，RAM是內(nèi)存儲(chǔ)器D．ROM是內(nèi)存儲(chǔ)器，RAM是外存儲(chǔ)器9．EPROM是指___D___。A.讀寫存儲(chǔ)器B．只讀存儲(chǔ)器C．閃速存儲(chǔ)器D．紫外線擦除可編程只讀存儲(chǔ)器10．若某單片機(jī)的系統(tǒng)程序不允許用戶在執(zhí)行時(shí)改變，則可以選用___B___作為存儲(chǔ)芯片。A．SRAMB．EEPROMC．CacheD．輔助存儲(chǔ)器11．某一SRAM芯片，其容量為512×8位，除電源端和接地端外，該芯片引出線的最小數(shù)目應(yīng)為___D___。A．23B．25C．50D．1912．設(shè)某靜態(tài)RAM芯片容量為8K×8位，若由它組成32K×8的存儲(chǔ)器，所用的芯片數(shù)，以及這種芯片的片內(nèi)地址線的數(shù)目是___A___。A．4片，13根B．4片，12根C．6片，11根D．4片，16根13．半導(dǎo)體靜態(tài)存儲(chǔ)器SRAM的存儲(chǔ)原理是___A___。A．依靠雙穩(wěn)態(tài)電路B．依靠定時(shí)刷新C．依靠讀后再生D．信息不再變化14．若RAM芯片的容量是2M×8bit，則該芯片引腳中地址線和數(shù)據(jù)線的數(shù)目之和最小應(yīng)是___B___。A．21B．29C．18D．不可估計(jì)15．某DRAM芯片，其存儲(chǔ)容量為256K×8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為___D___。A.8，512B．512，8C．18，8D．19，8CH06測(cè)驗(yàn)

6.1硬連線（組合邏輯）控制器中，微操作控制信號(hào)的形成與哪些信號(hào)有關(guān)？

6.1組合邏輯控制器中，微操作控制信號(hào)的形成與哪些信號(hào)有關(guān)？解答：(1)來(lái)自指令操作碼譯碼器的輸出；(2)來(lái)自執(zhí)行部件的反饋信息；(3)來(lái)自時(shí)序產(chǎn)生器的時(shí)序信號(hào)。

6.2某計(jì)算機(jī)的字長(zhǎng)為16位，存儲(chǔ)器按字編址，訪內(nèi)存指令格式如圖所示。

151110

87

0其中，OP是操作碼，M是定義尋址方式（見表），A是形式地址。設(shè)PC和Rx分別為程序計(jì)數(shù)器和變址尋址寄存器，字長(zhǎng)為16位，問(wèn)：

①該格式能定義多少種指令？ ②各種尋址方式的尋址范圍為多少字？ ③寫出各種尋址方式的有效地址EA的計(jì)算式。OPMAM值尋址方式01234立即尋址直接尋址間接尋址變址尋址相對(duì)尋址解答：第①小題考查的是指令字的形成方式。假設(shè)操作碼OP長(zhǎng)度為K位，則最多可以有2K個(gè)不同的操作碼。由于此指令格式使用第11到第15位來(lái)表示指令類型。則總的指令類型為2（15-11）+1＝32種不同的操作碼。第②小題考的是某種格式編碼中，各種尋址的地址范圍。如果機(jī)器字長(zhǎng)為L(zhǎng)位，指令的地址位長(zhǎng)為N，則各尋址方式的尋址范圍見下表。

第③小題與第②小題內(nèi)容相似。各尋址方式的有效地址表達(dá)式如下。尋址方式有效地址表達(dá)式

0 EA＝（PC），即操作數(shù)在指令碼中

1 EA＝A

2 EA＝（A）

3 EA＝（Rx）＋A

4 EA＝（PC）＋A尋址方式尋址范圍立即尋址直接尋址間接尋址變址尋址相對(duì)尋址1個(gè)字切，即指令字自身256個(gè)字64K字64K字256個(gè)字（PC值附近256個(gè)字）6.3某計(jì)算機(jī)的字長(zhǎng)16位，設(shè)有單地址指令和雙地址指令兩類，若每個(gè)地址字段均為6位，且雙地址指令有X類，問(wèn)單地址指令最多可以有多少類？6.2某計(jì)算機(jī)的字長(zhǎng)16位，設(shè)有單地址指令和雙地址指令兩類，若每個(gè)地址字段均為6位，且雙地址指令有X類，問(wèn)單地址指令最多可以有多少類？解答：由于雙地址指令總共有X類，所以在￥位操作碼字段中，還能被單地址指令使用的前4位指令前綴的總數(shù)為24－X。單地址指令的操作碼長(zhǎng)度為10位，在4位指令前綴之后，余下的（10－4＝6）位總共可以表示的不同二進(jìn)制數(shù)種類為26＝64種。這種單指令格式種類的計(jì)算就成了一個(gè)數(shù)學(xué)的組合問(wèn)題，單指令的種類為（24－X）×26類。6.2某指令系統(tǒng)字長(zhǎng)16位，、每個(gè)操作數(shù)的地址碼長(zhǎng)6位。設(shè)系統(tǒng)有無(wú)操作數(shù)、單操作數(shù)和雙操作數(shù)3類。若雙操作數(shù)指令有M條，無(wú)操作數(shù)指令有N條，問(wèn)單操作數(shù)的指令最多可能有多少條？6.3某指令系統(tǒng)字長(zhǎng)16位，、每個(gè)操作數(shù)的地址碼長(zhǎng)6位。設(shè)系統(tǒng)有無(wú)操作數(shù)、單操作數(shù)和雙操作數(shù)3類。若雙操作數(shù)指令有M條，無(wú)操作數(shù)指令有N條，問(wèn)單操作數(shù)的指令最多可能有多少條？解答：

由題意可知，雙操作數(shù)操作碼應(yīng)占4位，單操作數(shù)操作碼應(yīng)占10位，無(wú)操作數(shù)操作碼應(yīng)占16位。雙操作數(shù)指令有M條，無(wú)操作數(shù)指令有N條，則單操作數(shù)指令最多可能有210-M×26-N/26條。CH07測(cè)驗(yàn)1、CPU本質(zhì)上就是一個(gè)有限狀態(tài)機(jī)？2、指令越多，CPU的狀態(tài)肯定就越多？3、完成一個(gè)微操作可能需要多個(gè)控制信號(hào)？4、每個(gè)狀態(tài)可能會(huì)執(zhí)行多個(gè)微操作？5、一條微指令中可能包含多個(gè)微操作？6、微指令中為什