Verilog HDL數(shù)字集成電路設(shè)計(jì)原理與應(yīng)用（第三版）課件全套 湯華蓮 第1-8章 Verilog HDL數(shù)字集成電路- System Verilog設(shè)計(jì)與驗(yàn)證

1.1數(shù)字集成電路的發(fā)展和設(shè)計(jì)方法的演變

1.2硬件描述語(yǔ)言

1.3功能模塊的可重用性與IP核

1.4VerilogHDL的發(fā)展和國(guó)際標(biāo)準(zhǔn)

1.5VerilogHDL在數(shù)字集成電路設(shè)計(jì)中的優(yōu)點(diǎn)

1.6VerilogHDL在數(shù)字集成電路設(shè)計(jì)流程中的作用1.1數(shù)字集成電路的發(fā)展和設(shè)計(jì)方法的演變從20世紀(jì)60年代開始，隨著數(shù)字集成電路的工藝、制造和設(shè)計(jì)技術(shù)的飛速發(fā)展，數(shù)字集成電路從最早的真空管和電子管電路，發(fā)展到以硅基半導(dǎo)體為主的集成電路。集成電路的規(guī)模從開始的僅幾十個(gè)邏輯門的小規(guī)模集成電路發(fā)展到單芯片數(shù)達(dá)千萬(wàn)個(gè)邏輯門的極大規(guī)模集成電路，單芯片上可以集成幾百億只晶體管(見圖1.1-1)。數(shù)字集成電路設(shè)計(jì)單元從起初的分立元件發(fā)展到IP復(fù)用；系統(tǒng)級(jí)別由早期的印制板系統(tǒng)發(fā)展到當(dāng)下最為流行的片上系統(tǒng)；采用的7?nm和5?nm工藝技術(shù)已成熟，并迅速向更小尺寸的產(chǎn)品方向發(fā)展；功能方面也從開始的簡(jiǎn)單布爾邏輯運(yùn)算發(fā)展到可以每秒處理數(shù)十億次計(jì)算的復(fù)雜運(yùn)算。因此，數(shù)字集成電路在計(jì)算機(jī)、通信、圖像等領(lǐng)域得到了廣泛應(yīng)用。數(shù)字集成電路工藝制造水平的提高和芯片規(guī)模的擴(kuò)大，使芯片的設(shè)計(jì)方法和設(shè)計(jì)技術(shù)發(fā)生了很大的變化，如圖1.1-2所示。早期的數(shù)字系統(tǒng)大多采用搭積木式的原理圖設(shè)計(jì)方法，通過(guò)一些固定功能的器件加上一定的外圍電路構(gòu)成模塊，再由這些模塊進(jìn)一步形成功能電路。這種設(shè)計(jì)方法的靈活性差，只適合于中小規(guī)模的集成電路，當(dāng)電路和模塊的規(guī)模增大時(shí)，設(shè)計(jì)效率會(huì)降低。集成電路的發(fā)展可分為三個(gè)主要階段。20世紀(jì)70年代為第一次變革時(shí)期，是以加工制造為主導(dǎo)的IC產(chǎn)業(yè)發(fā)展的初級(jí)階段，主流產(chǎn)品是簡(jiǎn)單微處理器、存儲(chǔ)器以及標(biāo)準(zhǔn)通用邏輯電路。這一時(shí)期，IC整合元件廠在IC市場(chǎng)中充當(dāng)主要角色，設(shè)計(jì)部門只作為附屬部門而存在。芯片設(shè)計(jì)和半導(dǎo)體工藝密切相關(guān)，設(shè)計(jì)主要以人工為主，計(jì)算機(jī)輔助設(shè)計(jì)系統(tǒng)僅作為數(shù)據(jù)處理和圖形編程之用。20世紀(jì)80年代為第二次變革時(shí)期，是標(biāo)準(zhǔn)工藝加工線公司與IC設(shè)計(jì)公司共同發(fā)展的階段，主流產(chǎn)品是MPU、微控制器及專用IC。這時(shí)，F(xiàn)oundry和IC設(shè)計(jì)公司相結(jié)合的方式開始成為集成電路產(chǎn)業(yè)發(fā)展的新模式。這一時(shí)期，IC產(chǎn)業(yè)開始進(jìn)入以客戶為導(dǎo)向的階段。首先，標(biāo)準(zhǔn)化功能的IC已難以滿足整機(jī)客戶對(duì)系統(tǒng)成本、可靠性等的要求；其次，由于小尺寸加工技術(shù)的進(jìn)步，軟件的硬件化已成為可能，超大規(guī)模集成電路開始成為主流芯片；再次，隨著電子設(shè)計(jì)自動(dòng)化工具軟件的發(fā)展，采用了元件庫(kù)、工藝模擬參數(shù)及其仿真概念等方法，芯片設(shè)計(jì)開始進(jìn)入以計(jì)算機(jī)為主的抽象化軟件階段，設(shè)計(jì)過(guò)程可以獨(dú)立于生產(chǎn)工藝而存在。無(wú)生產(chǎn)線的IC設(shè)計(jì)公司和設(shè)計(jì)部門紛紛建立起來(lái)并得到迅速的發(fā)展，同時(shí)以制造為主的Foundry工廠也迅速發(fā)展起來(lái)。1987年，全球第一個(gè)Foundry工廠—臺(tái)灣積體電路公司成立，它的創(chuàng)始人張忠謀被譽(yù)為“晶芯片加工之父”。20世紀(jì)90年代為第三次變革時(shí)期，IC產(chǎn)業(yè)的“四業(yè)”(設(shè)計(jì)業(yè)、制造業(yè)、封裝業(yè)、測(cè)試業(yè))開始分離，功能強(qiáng)大的通用型中央處理器和信號(hào)處理器成為產(chǎn)業(yè)新的增長(zhǎng)點(diǎn)。在這個(gè)階段，芯片廠商認(rèn)識(shí)到，越來(lái)越龐大的集成電路產(chǎn)業(yè)體系并不利于整個(gè)IC產(chǎn)業(yè)的發(fā)展，“分”才能精，“整合”才能成優(yōu)勢(shì)。于是，IC產(chǎn)業(yè)結(jié)構(gòu)向高度專業(yè)化轉(zhuǎn)化成為一種趨勢(shì)，開始形成設(shè)計(jì)業(yè)、制造業(yè)、封裝業(yè)、測(cè)試業(yè)獨(dú)立成行的局面，全球IC產(chǎn)業(yè)的發(fā)展越來(lái)越顯示出這種結(jié)構(gòu)的優(yōu)勢(shì)。進(jìn)入21世紀(jì)，IC產(chǎn)業(yè)的發(fā)展速度更是驚人；基于市場(chǎng)和社會(huì)發(fā)展的需要，數(shù)字集成電路正向多元化方向發(fā)展。在芯片的市場(chǎng)需求方面，移動(dòng)通信、多媒體技術(shù)等應(yīng)用的迅速發(fā)展，使具有特定功能的差異化專用芯片取代通用型芯片，逐漸成為數(shù)字IC的主要增長(zhǎng)點(diǎn)。在技術(shù)方面，出現(xiàn)了新的發(fā)展方向。首先，CMOS模擬技術(shù)的發(fā)展使得數(shù)/?；旌蠁涡酒杉夹g(shù)迅速發(fā)展，在設(shè)計(jì)和成本方面表現(xiàn)出了巨大優(yōu)勢(shì)；其次，應(yīng)用需求使得存儲(chǔ)器在ULSI芯片中的作用越來(lái)越明顯，高密度存儲(chǔ)器及其SoC成為設(shè)計(jì)的熱點(diǎn)；再次，單芯片規(guī)模的擴(kuò)大使得單純依靠提升頻率的發(fā)展路線出現(xiàn)技術(shù)瓶頸，大規(guī)模多內(nèi)核處理器結(jié)構(gòu)成為通用型芯片和SoC芯片的主流設(shè)計(jì)方式。在設(shè)計(jì)方法方面，功能復(fù)用IP的設(shè)計(jì)方式成為IC設(shè)計(jì)和商業(yè)化的一種主要方式，極大提高了ULSI芯片的設(shè)計(jì)效率和可擴(kuò)展性。隨著集成電路規(guī)模的迅速擴(kuò)大和復(fù)雜度的不斷提高，芯片設(shè)計(jì)和制造成本不斷增加，設(shè)計(jì)、測(cè)試和制造工藝中的環(huán)節(jié)也隨之增多，相應(yīng)的設(shè)計(jì)過(guò)程變得越來(lái)越復(fù)雜，因此，設(shè)計(jì)者希望通過(guò)某種手段提高數(shù)字集成電路設(shè)計(jì)、驗(yàn)證的效率和可靠性。數(shù)字集成電路單元從起初的分立元件到單元，然后到寄存器傳輸級(jí)，再到IP復(fù)用技術(shù)；系統(tǒng)級(jí)別由原先的印制板系統(tǒng)到當(dāng)下最為流行的SoC片上系統(tǒng)。由圖1.1-1可以看出，數(shù)字集成電路技術(shù)的發(fā)展速度基本符合摩爾定律，芯片上晶體管的集成數(shù)目以每三年翻兩番的速度在增長(zhǎng)。超大規(guī)模集成電路的發(fā)展給設(shè)計(jì)者和開發(fā)者提出了一系列問(wèn)題，如高層次綜合、數(shù)/?；旌想娐访枋觥⒎抡骝?yàn)證與形式驗(yàn)證等自動(dòng)驗(yàn)證手段、數(shù)字電路的超深亞微米效應(yīng)以及設(shè)計(jì)重用等。這些問(wèn)題給EDA技術(shù)的發(fā)展提出了一系列新的課題。為了從更高的抽象層次開展設(shè)計(jì)工作，增強(qiáng)元件模型的可重用性，提高硬件描述設(shè)計(jì)效率，采用硬件描述語(yǔ)言進(jìn)行數(shù)字集成電路設(shè)計(jì)因此被提了出來(lái)。如何自動(dòng)化、高效率地進(jìn)行數(shù)字電路的設(shè)計(jì)，是HDL產(chǎn)生的出發(fā)點(diǎn)，也是其進(jìn)一步完善和發(fā)展的目標(biāo)。1.2硬件描述語(yǔ)言C、FORTRAN、Pascal等程序化設(shè)計(jì)語(yǔ)言極大地提高了計(jì)算機(jī)軟件程序設(shè)計(jì)的效率和可靠性。因此，在硬件設(shè)計(jì)領(lǐng)域，設(shè)計(jì)人員也希望采用程序化設(shè)計(jì)語(yǔ)言來(lái)進(jìn)行硬件電路的設(shè)計(jì)。為此，產(chǎn)生了硬件描述語(yǔ)言HDL。HDL是一種高級(jí)程序設(shè)計(jì)語(yǔ)言，通過(guò)對(duì)數(shù)字電路和系統(tǒng)進(jìn)行語(yǔ)言描述，可以對(duì)數(shù)字集成電路進(jìn)行設(shè)計(jì)和驗(yàn)證。利用HDL，數(shù)字集成電路設(shè)計(jì)工程師可以根據(jù)電路結(jié)構(gòu)的特點(diǎn)，采用層次化的設(shè)計(jì)結(jié)構(gòu)，將抽象的邏輯功能用電路的方式進(jìn)行實(shí)現(xiàn)。為了提高HDL對(duì)數(shù)字電路設(shè)計(jì)、綜合和仿真的能力，Mentor、Cadence、Synopsys等公司提供了功能強(qiáng)大的EDA工具，可以將HDL程序綜合成為網(wǎng)表，通過(guò)自動(dòng)布局布線工具把網(wǎng)表轉(zhuǎn)換為具體電路布線結(jié)構(gòu)，用以實(shí)現(xiàn)專用集成電路和現(xiàn)場(chǎng)可編程門陣列。HDL發(fā)展至今，產(chǎn)生了很多種對(duì)于數(shù)字集成電路的描述性設(shè)計(jì)語(yǔ)言，并成功地應(yīng)用于設(shè)計(jì)的各個(gè)階段(建模、仿真、驗(yàn)證和綜合等)。20世紀(jì)80年代至今，已出現(xiàn)了上百種硬件描述語(yǔ)言，它們對(duì)設(shè)計(jì)自動(dòng)化起到了極大的促進(jìn)和推動(dòng)作用，主要有GatewayDesignAutomation公司提出的VerilogHDL、美國(guó)國(guó)防部高級(jí)研究計(jì)劃局(DARPA)設(shè)計(jì)的VHDL、美國(guó)國(guó)防部RPASSP計(jì)劃提出的基于面向?qū)ο蟮腛OVHDL、美國(guó)杜克大學(xué)的DEVHDL和電氣電子工程師學(xué)會(huì)支持的VITAL等。目前，最為常用的硬件描述語(yǔ)言有兩種，分別是VerilogHDL和VHDL。其中，VHSIC是VeryHighSpeedIntegratedCircuit的縮寫，故VHDL準(zhǔn)確的中文譯名應(yīng)為超高速集成電路硬件描述語(yǔ)言。VerilogHDL和VHDL都是完備的HDL設(shè)計(jì)和驗(yàn)證語(yǔ)言，具有完整的設(shè)計(jì)方法和設(shè)計(jì)規(guī)范。它們可以設(shè)計(jì)和驗(yàn)證超大規(guī)模數(shù)字集成電路，并且分別在1995年和1987年被采納為IEEE國(guó)際標(biāo)準(zhǔn)。選用哪種語(yǔ)言進(jìn)行數(shù)字集成電路開發(fā)，主要取決于設(shè)計(jì)單位的基礎(chǔ)、計(jì)劃采用的設(shè)計(jì)方案和EDA工具。這兩種HDL具有較多的共同點(diǎn)：(1)能形式化地抽象表示電路的行為和結(jié)構(gòu)；(2)支持邏輯設(shè)計(jì)中層次與范圍的描述；(3)可借用高級(jí)語(yǔ)言的精巧結(jié)構(gòu)來(lái)簡(jiǎn)化電路行為的描述，具有電路仿真與驗(yàn)證機(jī)制，以保證設(shè)計(jì)的正確性；(4)支持電路描述由高層到低層的綜合轉(zhuǎn)換；(5)硬件描述與實(shí)現(xiàn)工藝無(wú)關(guān)(有關(guān)工藝參數(shù)可通過(guò)語(yǔ)言提供的屬性包括進(jìn)去)；(6)便于文檔管理；(7)易于理解和設(shè)計(jì)重用。作為兩種不同的標(biāo)準(zhǔn)化HDL，VerilogHDL和VHDL在設(shè)計(jì)方法和設(shè)計(jì)范圍方面也有一些各自的特點(diǎn)：(1)在設(shè)計(jì)方法方面，VHDL語(yǔ)法結(jié)構(gòu)緊湊、靈活性差、設(shè)計(jì)規(guī)則煩瑣，初學(xué)者需要用較長(zhǎng)時(shí)間掌握它。由于語(yǔ)法規(guī)則嚴(yán)謹(jǐn)性高，VHDL的可綜合性和代碼一致性很強(qiáng)，適用于規(guī)模較大的數(shù)字集成電路系統(tǒng)設(shè)計(jì)。而VerilogHDL的語(yǔ)法結(jié)構(gòu)和設(shè)計(jì)方法靈活，初學(xué)者掌握語(yǔ)言的難度較小，設(shè)計(jì)也較容易進(jìn)行綜合和驗(yàn)證；但是，由于所設(shè)計(jì)代碼風(fēng)格的多樣性，當(dāng)數(shù)字電路規(guī)模較大時(shí)，代碼的管理和系統(tǒng)設(shè)計(jì)難度較大。當(dāng)然，作為經(jīng)驗(yàn)豐富的數(shù)字電路設(shè)計(jì)工程師，采用何種語(yǔ)言進(jìn)行設(shè)計(jì)的關(guān)鍵在于對(duì)語(yǔ)言和電路的掌握能力和對(duì)設(shè)計(jì)規(guī)范的理解程度。為了發(fā)揮兩種語(yǔ)言在設(shè)計(jì)方面各自的優(yōu)勢(shì)，EDA工具廠商提供了VerilogHDL和VHDL的混合設(shè)計(jì)、驗(yàn)證和綜合方法。因此，設(shè)計(jì)人員只需掌握其中一種HDL即可。(2)在設(shè)計(jì)范圍方面，VerilogHDL和VHDL有一個(gè)顯著的區(qū)別：VerilogHDL可以描述系統(tǒng)級(jí)、算法級(jí)、寄存器傳輸級(jí)、門級(jí)和開關(guān)級(jí)電路，VHDL則不具備開關(guān)級(jí)電路描述能力。在FPGA和CPLD等用戶可配置數(shù)字電路的設(shè)計(jì)中，由于最小可配置電路是門級(jí)電路，沒(méi)有開關(guān)級(jí)可配置電路，因此兩種語(yǔ)言的設(shè)計(jì)能力相當(dāng)。但是在專用數(shù)字集成電路設(shè)計(jì)和開關(guān)級(jí)描述方面，VerilogHDL的設(shè)計(jì)范圍比VHDL略大一些。圖1.2-1是VerilogHDL和VHDL在電路建模能力方面的比較。隨著數(shù)字集成電路工藝和設(shè)計(jì)方法的快速發(fā)展，這兩種語(yǔ)言也在不斷豐富和改進(jìn)，以滿足更大、更高速、更復(fù)雜的數(shù)字集成電路系統(tǒng)設(shè)計(jì)的要求。1.3功能模塊的可重用性與IP核HDL的標(biāo)準(zhǔn)化極大地?cái)U(kuò)展了VerilogHDL和VHDL的使用范圍，并增強(qiáng)了其通用性。目前絕大多數(shù)的數(shù)字集成電路和FPGA的開發(fā)都采用了HDL。這使得VerilogHDL和VHDL的功能模塊積累得越來(lái)越多，同時(shí)也極大地提高了功能模塊的可重用性。由于模塊的可重用性對(duì)于硬件電路開發(fā)效率的提高至關(guān)重要，因此業(yè)界提出了數(shù)字集成電路的軟核(SoftCore)、固核(FirmCore)和硬核(HardCore)的概念。軟核一般是指經(jīng)過(guò)功能驗(yàn)證、5000門以上的可綜合VerilogHDL或VHDL模型。軟核通常與設(shè)計(jì)方法和電路所采用的工藝無(wú)關(guān)，具有很強(qiáng)的可綜合性和可重用性。由軟核構(gòu)成的器件稱為虛擬器件，通過(guò)EDA綜合工具可以把它與其他數(shù)字邏輯電路結(jié)合起來(lái)，構(gòu)成新的功能電路。軟核的可重用性大大縮短了設(shè)計(jì)周期，提高了復(fù)雜電路的設(shè)計(jì)能力。固核通常是指在FPGA器件上，經(jīng)過(guò)綜合驗(yàn)證、大于5000門的電路網(wǎng)表文件。硬核通常是指在ASIC器件上，經(jīng)過(guò)驗(yàn)證、正確的、大于5000門的電路結(jié)構(gòu)版圖掩膜。軟核、固核和硬核是目前數(shù)字集成電路功能單元模塊在不同層級(jí)使用的三種形式。由于軟核采用可讀性較高的可綜合HDL實(shí)現(xiàn)，因此其可維護(hù)性和可重用性高，使用也更加靈活和便捷。固核和硬核是針對(duì)不同芯片平臺(tái)的功能單元，性能穩(wěn)定，不易修改。商用軟核通常都有針對(duì)不同芯片和工藝而定制的硬核和固核，可以從不同層次提高數(shù)字電路功能模塊的可重用性。目前，國(guó)際設(shè)計(jì)領(lǐng)域正試圖通過(guò)建立相應(yīng)的標(biāo)準(zhǔn)化組織，推廣和規(guī)范軟核的使用方式，如虛擬接口聯(lián)盟(VirtualSocketInterfaceAlliance)希望通過(guò)接口的標(biāo)準(zhǔn)化來(lái)提高HDL設(shè)計(jì)模塊的可重用性。軟核、固核和硬核的產(chǎn)生和推廣，為集成電路的設(shè)計(jì)和開發(fā)提供了一種新的商業(yè)模式?，F(xiàn)在，超大規(guī)模的ASIC和FPGA設(shè)計(jì)更多采用的是不同公司功能模塊的組合，通過(guò)開發(fā)特定功能的部件電路，形成具有特定功能的芯片和系統(tǒng)。相應(yīng)的內(nèi)核成為各個(gè)公司重要的資產(chǎn)，并擁有特殊的知識(shí)產(chǎn)權(quán)。IP核是具有知識(shí)產(chǎn)權(quán)核的集成電路芯核的總稱，是經(jīng)過(guò)反復(fù)驗(yàn)證的、具有特定功能的宏模塊，且該模塊與芯片制造工藝無(wú)關(guān)，可以移植到不同的半導(dǎo)體工藝中。到了SoC階段，向用戶提供IP核服務(wù)已經(jīng)成為可編程邏輯器件提供商的重要任務(wù)。在SoC芯片的設(shè)計(jì)生產(chǎn)過(guò)程中，芯片的生產(chǎn)廠家只需根據(jù)設(shè)計(jì)需要購(gòu)入相應(yīng)功能的IP核，再將這些IP核按照設(shè)計(jì)要求進(jìn)行組合，即可完成所需特定功能的設(shè)計(jì)，如圖1.3-1所示。這樣可以大大減少設(shè)計(jì)人力的投入并降低風(fēng)險(xiǎn)，縮短設(shè)計(jì)周期，確保產(chǎn)品質(zhì)量。對(duì)于可編程提供商來(lái)說(shuō)，能夠提供的IP核越豐富，用戶的設(shè)計(jì)就會(huì)越方便，其市場(chǎng)占有率就越高?，F(xiàn)在，IP核已經(jīng)成為系統(tǒng)設(shè)計(jì)的基本單元，并作為獨(dú)立設(shè)計(jì)成果被交換、轉(zhuǎn)讓和銷售。目前，全球最大的IP核設(shè)計(jì)公司是英國(guó)的ARM公司。通過(guò)IP核的市場(chǎng)推廣，不同性能的ARM被廣泛用于通信、計(jì)算機(jī)、媒體控制器、工業(yè)芯片中，極大地提高了設(shè)計(jì)的效率。這種商業(yè)模式為數(shù)字集成電路的發(fā)展作出了重要貢獻(xiàn)。1.4VerilogHDL的發(fā)展和國(guó)際標(biāo)準(zhǔn)VerilogHDL是一種常用的硬件描述語(yǔ)言，可以從系統(tǒng)級(jí)、電路級(jí)、門級(jí)到開關(guān)級(jí)等抽象層次進(jìn)行數(shù)字電路系統(tǒng)的建模、設(shè)計(jì)和驗(yàn)證工作。利用該語(yǔ)言可以設(shè)計(jì)出簡(jiǎn)單的門級(jí)電路，甚至功能完整的數(shù)字電路系統(tǒng)。從設(shè)計(jì)之初到目前的廣泛應(yīng)用，VerilogHDL經(jīng)過(guò)40多年的發(fā)展，其功能也由最初的數(shù)字集成電路設(shè)計(jì)發(fā)展到數(shù)字和模擬電路設(shè)計(jì)(見圖1.4-1)，它已經(jīng)成為數(shù)字電路和數(shù)字集成電路中使用最為廣泛的設(shè)計(jì)語(yǔ)言。VerilogHDL最初是由GatewayDesignAutomation(GDA)公司于1983年為其模擬器產(chǎn)品開發(fā)的硬件建模語(yǔ)言。作為一種便于使用的專用設(shè)計(jì)語(yǔ)言，VerilogHDL被廣泛用于模擬器和仿真器中，并逐漸為眾多設(shè)計(jì)者所接受。在隨后的幾年，VerilogHDL開始在數(shù)字電路設(shè)計(jì)領(lǐng)域廣泛使用。1987年，Synopsys公司開始使用VerilogHDL作為綜合工具的輸入，為在數(shù)字集成電路上的應(yīng)用提供了EDA綜合工具，提高了電路描述性設(shè)計(jì)方式的效率。1989年，Cadence公司收購(gòu)了GDA公司，VerilogHDL成為Cadence公司的專有設(shè)計(jì)語(yǔ)言。為了在更大范圍內(nèi)推廣和使用VerilogHDL，1990年Cadence公司決定公開VerilogHDL，于是成立了OVI(OpenVerilogInternational)組織，負(fù)責(zé)促進(jìn)VerilogHDL的發(fā)展。1993年，幾乎所有的ASIC廠商都開始支持VerilogHDL，并且認(rèn)為VerilogHDL-XL是最好的仿真器。同時(shí)，OVI組織推出VerilogHDL2.0規(guī)范，IEEE接受了將其作為IEEE標(biāo)準(zhǔn)的提案。自此，VerilogHDL正式成為數(shù)字集成電路設(shè)計(jì)語(yǔ)言的標(biāo)準(zhǔn)(見表1.4-1)。1995年年底，IEEE制定了第一個(gè)VerilogHDL標(biāo)準(zhǔn)VerilogIEEE1364-1995。在此基礎(chǔ)上，于2001年又增加了部分功能，并制定了較為完善的標(biāo)準(zhǔn)VerilogIEEE1364-2001。目前在數(shù)字集成電路方面主要采用的就是這兩個(gè)標(biāo)準(zhǔn)所規(guī)定的程序語(yǔ)法和設(shè)計(jì)規(guī)范。在模擬電路設(shè)計(jì)方面，基于IEEE1364VerilogHDL規(guī)范，提出了模擬電路行業(yè)的標(biāo)準(zhǔn)建模語(yǔ)言Verilog-A，以提高模擬集成電路的程序化設(shè)計(jì)能力。

在系統(tǒng)級(jí)設(shè)計(jì)方面，傳統(tǒng)的設(shè)計(jì)方法采用C語(yǔ)言等高級(jí)軟件語(yǔ)言進(jìn)行數(shù)學(xué)模型的建立和分析，通過(guò)定點(diǎn)化設(shè)計(jì)，將數(shù)學(xué)模型轉(zhuǎn)變成電路模型，最后采用HDL進(jìn)行電路設(shè)計(jì)。這種方法的缺點(diǎn)是，數(shù)學(xué)模型的建立和電路設(shè)計(jì)是獨(dú)立的，從而導(dǎo)致設(shè)計(jì)周期長(zhǎng)、需要的人員和軟件多，且存在重復(fù)性的工作等問(wèn)題。研究和開發(fā)人員希望能將數(shù)學(xué)模型直接用于數(shù)字集成電路的設(shè)計(jì)，以提高集成電路的設(shè)計(jì)效率，這就給EDA工具廠商提出了新的要求。為了滿足這一要求，2005年誕生了SystemVerilogIEEE1800-2005標(biāo)準(zhǔn)。該標(biāo)準(zhǔn)建立在VerilogHDL的基礎(chǔ)上，在系統(tǒng)層次上增強(qiáng)了模型建立和驗(yàn)證的功能，是VerilogIEEE1364—2001標(biāo)準(zhǔn)的擴(kuò)展，向下兼容VerilogIEEE1364-2001，成為新一代硬件設(shè)計(jì)和驗(yàn)證的語(yǔ)言。關(guān)于SystemVerilog語(yǔ)言將在第8章介紹。1.5VerilogHDL在數(shù)字集成電路設(shè)計(jì)中的優(yōu)點(diǎn)在數(shù)字集成電路出現(xiàn)的最初幾十年中，數(shù)字邏輯電路和系統(tǒng)的設(shè)計(jì)規(guī)模較小，復(fù)雜度也低。ASIC、FPGA和CPLD的設(shè)計(jì)工作采用廠家提供的專用電路圖工具，通過(guò)連接線將定制電路單元進(jìn)行互連實(shí)現(xiàn)。而隨著電路規(guī)模的增加，設(shè)計(jì)人員通常要花費(fèi)很多的時(shí)間做大量重復(fù)的手工布線工作，同時(shí)為了達(dá)到設(shè)計(jì)目標(biāo)，對(duì)于大量定制單元電路還要求分廠也要熟悉。這種低效率的設(shè)計(jì)方式持續(xù)了很長(zhǎng)時(shí)間。VerilogHDL和EDA工具的出現(xiàn)和發(fā)展，使得高效率的描述性語(yǔ)言和強(qiáng)大的仿真綜合工具得以運(yùn)用，設(shè)計(jì)人員則可以將注意力集中于系統(tǒng)、算法和電路結(jié)構(gòu)上，極大地提高了設(shè)計(jì)輸入和驗(yàn)證的效率。作為最廣泛采用的HDL，VerilogHDL在硬件描述方面的效率高、靈活性強(qiáng)。圖1.5-1中的(a)和(b)分別是4位和32位總線與邏輯的原理圖設(shè)計(jì)和VerilogHDL描述方式的對(duì)比。圖1.5-2中的(a)、(b)分別是長(zhǎng)度為4位和8位移位寄存器的原理圖設(shè)計(jì)與VerilogHDL描述方式的對(duì)比。圖1.5-1和圖1.5-2分別是典型的組合邏輯電路和時(shí)序邏輯電路。從這兩個(gè)例子可以看到，VerilogHDL在設(shè)計(jì)方面有兩個(gè)突出的能力。第一，可以用較少的語(yǔ)句描述較為復(fù)雜的電路。圖1.5-1和圖1.5-2中采用一條有效語(yǔ)句即實(shí)現(xiàn)了電路設(shè)計(jì)。第二，VerilogHDL具有極為靈活的可擴(kuò)展特性。圖1.5-1中，VerilogHDL僅需修改總線的位寬，即可將4位總線與邏輯轉(zhuǎn)變?yōu)?2位總線與邏輯。圖1.5-2中僅需改變移位信號(hào)的長(zhǎng)度，就可以實(shí)現(xiàn)不同長(zhǎng)度移位寄存器的設(shè)計(jì)。通過(guò)這兩個(gè)例子可以看到，VerilogHDL極大地提高了原理圖設(shè)計(jì)的效率，同時(shí)提高了設(shè)計(jì)的靈活性和電路設(shè)計(jì)管理的有效性。在功能設(shè)計(jì)方面，VerilogHDL采用描述性建模方式，通過(guò)行為描述、數(shù)據(jù)流描述和結(jié)構(gòu)性描述等方式，對(duì)電路、輸入信號(hào)激勵(lì)和響應(yīng)監(jiān)控方式進(jìn)行設(shè)計(jì)；同時(shí)，提供編程語(yǔ)言接口，通過(guò)該接口可以在模擬、驗(yàn)證期間從設(shè)計(jì)外部訪問(wèn)設(shè)計(jì)，包括模擬的具體控制和運(yùn)行。VerilogHDL定義了完善的語(yǔ)法規(guī)則，對(duì)每個(gè)語(yǔ)法結(jié)構(gòu)都定義了清晰的模擬、仿真語(yǔ)義。它從C語(yǔ)言中繼承了多種操作符和結(jié)構(gòu)，具有較強(qiáng)的擴(kuò)展建模能力。VerilogHDL的核心子集相對(duì)緊湊，可以滿足大多數(shù)建模應(yīng)用的要求，容易學(xué)習(xí)和掌握。當(dāng)然，應(yīng)用于數(shù)字集成電路設(shè)計(jì)得較為完整的VerilogHDL還有很多的語(yǔ)法規(guī)則和使用方式，需要進(jìn)一步學(xué)習(xí)。本書主要針對(duì)VerilogHDL基本語(yǔ)法規(guī)則和數(shù)字集成電路設(shè)計(jì)進(jìn)行介紹，更為專業(yè)和細(xì)致的內(nèi)容需要參照相關(guān)的國(guó)際標(biāo)準(zhǔn)和EDA工具的功能說(shuō)明，以應(yīng)對(duì)越來(lái)越復(fù)雜的數(shù)字集成電路芯片設(shè)計(jì)和驗(yàn)證工作。1.6VerilogHDL在數(shù)字集成電路設(shè)計(jì)流程中的作用圖1.6-1為一般的數(shù)字集成電路設(shè)計(jì)流程。作為一種標(biāo)準(zhǔn)化的硬件電路設(shè)計(jì)語(yǔ)言，VerilogHDL在設(shè)計(jì)和驗(yàn)證中起著重要作用。數(shù)字集成電路和FPGA設(shè)計(jì)過(guò)程主要分為以下四個(gè)階段：第一階段是系統(tǒng)設(shè)計(jì)階段，包括總體方案和系統(tǒng)建模兩個(gè)主要過(guò)程?？傮w方案是對(duì)系統(tǒng)進(jìn)行結(jié)構(gòu)規(guī)劃、功能分割并進(jìn)行互連模型系統(tǒng)級(jí)規(guī)劃。系統(tǒng)建模是對(duì)總體方案的細(xì)化，將總體方案劃分為具體的功能模塊，并對(duì)互連總線等進(jìn)行較為詳細(xì)的設(shè)計(jì)。第二階段是數(shù)字電路設(shè)計(jì)和代碼編寫階段，即RTL代碼編寫階段。在這個(gè)階段，設(shè)計(jì)人員將系統(tǒng)設(shè)計(jì)的功能模塊進(jìn)行具體的電路設(shè)計(jì)，并形成可以測(cè)試的功能代碼。第三階段是電路驗(yàn)證階段，主要包括對(duì)硬件描述語(yǔ)言程序代碼的功能驗(yàn)證和經(jīng)過(guò)EDA綜合工具后的時(shí)序驗(yàn)證兩個(gè)部分。VerilogHDL程序可以對(duì)代碼的功能進(jìn)行基本邏輯的初步驗(yàn)證。VerilogHDL也可以對(duì)程序綜合后生成的電路進(jìn)行時(shí)序驗(yàn)證，電路的網(wǎng)表也可以用VerilogHDL程序形式表示。第四階段是集成電路的后端設(shè)計(jì)階段，主要通過(guò)EDA工具進(jìn)行物理綜合、布局布線、物理驗(yàn)證、原型建立和測(cè)試，并最終交付工藝實(shí)現(xiàn)。在集成電路的設(shè)計(jì)流程中，以VerilogHDL為代表的HDL發(fā)揮了很大作用。在第一、二階段的電路設(shè)計(jì)過(guò)程中，VerilogHDL主要進(jìn)行系統(tǒng)級(jí)和電路級(jí)的設(shè)計(jì)和驗(yàn)證；在第三、四階段，對(duì)于不同階段的綜合網(wǎng)表和物理電路，VerilogHDL也被用于電路的驗(yàn)證工作。因此，VerilogHDL可用于復(fù)雜數(shù)字邏輯電路和系統(tǒng)的總體仿真、子系統(tǒng)仿真和具體電路綜合等各個(gè)設(shè)計(jì)階段，在設(shè)計(jì)流程中具有重要的作用。第2章S7-200系列PLC硬件

及編程資源

2.1S7-200系列PLC及升級(jí)版

S7-200PLC設(shè)計(jì)緊湊，使用方便、應(yīng)用靈活、性價(jià)比高，具有良好的可擴(kuò)展性及強(qiáng)大的指令集，能夠比較完美地滿足多種場(chǎng)合中的檢測(cè)、監(jiān)測(cè)及小規(guī)?？刂葡到y(tǒng)的需求，可以作為獨(dú)立的控制器模塊廣泛應(yīng)用在各類自動(dòng)控制及集散化控制系統(tǒng)中。

S7-200SMARTPLC是西門子公司推出的S7-200PLC的升級(jí)產(chǎn)品，其指令系統(tǒng)與S7-200PLC基本相同，但其編程資源和功能大大增加，集成了強(qiáng)大的以太網(wǎng)功能，可以覆蓋所有與自動(dòng)檢測(cè)、自動(dòng)控制有關(guān)的工業(yè)及民用領(lǐng)域。

S7-1200PLC是S7-200的新一代升級(jí)產(chǎn)品，涵蓋了S7-200的原有功能并增加了許多特殊功能，可以提供多種智能模塊，具有非常強(qiáng)大的通信功能，可以滿足比較復(fù)雜及更廣泛控制領(lǐng)域的應(yīng)用。

2.2硬件系統(tǒng)配置

2.2.1.硬件系統(tǒng)

1.主要包括：

CPU主機(jī)

擴(kuò)展模塊、功能模塊

相關(guān)設(shè)備以及編程工具。

S7-200PLC系統(tǒng)組成圖2.S7-200主要性能特點(diǎn)

1）用戶可以在程序中立即讀寫I/O點(diǎn)，而不受PLC循環(huán)掃描工作方式的影響。

2）S7-200具有集成的高速計(jì)數(shù)功能，能夠?qū)ν獠扛咚偈录?jì)數(shù)而不會(huì)影響S7-200的性能。這些高速

3）對(duì)數(shù)字量輸入加濾波器。

4）對(duì)模擬量輸入加濾波器，濾波值是多個(gè)模擬量輸入采樣值的平均值。

5）設(shè)置掉電保護(hù)存儲(chǔ)區(qū)等。

2.2.2.S7-200CPU模塊和技術(shù)指標(biāo)1．CPU模塊結(jié)構(gòu)S7-200的CPU包括一個(gè)中央處理器、RAM、EEPROM、集成電源和輸入/輸出（I/O）點(diǎn)等，它們被封裝在一個(gè)緊湊的外殼內(nèi),如下圖：S7-200CN系列CPU實(shí)物圖片

CPU負(fù)責(zé)執(zhí)行程序；輸入點(diǎn)用于從現(xiàn)場(chǎng)設(shè)備中采集信號(hào)；輸出點(diǎn)則負(fù)責(zé)輸出控制信號(hào)，用于驅(qū)動(dòng)外部負(fù)載；有RUN和STOP兩種工作模式；可由模式選擇開關(guān)選擇。當(dāng)模式選擇開關(guān)處于STOP位置時(shí)，不執(zhí)行程序但可以對(duì)其編寫程序；當(dāng)開關(guān)處于RUN位置時(shí)，PLC處于運(yùn)行狀態(tài)；當(dāng)開關(guān)處于TERM監(jiān)控狀態(tài)時(shí)，可以運(yùn)行程序也可以進(jìn)行讀/寫操作。擴(kuò)展端口：用于連接擴(kuò)展模塊，實(shí)現(xiàn)I/O擴(kuò)展。

2．模塊功能

CPU221、CPU222、CPU224、CPU224XP和CPU226五種不同結(jié)構(gòu)配制的CPU單元。例如，CPU224CNPLC集成了14輸入/10輸出數(shù)字量I/O點(diǎn)；16KB程序和數(shù)據(jù)存儲(chǔ)空間間；6個(gè)獨(dú)立的30kHz高速計(jì)數(shù)器、2路獨(dú)立的20kHz高速脈沖輸出；具有實(shí)現(xiàn)PID運(yùn)算控制功能，構(gòu)成閉環(huán)控制系統(tǒng)；

1個(gè)RS485通信編程口，具有PPI通訊協(xié)議、MPI通訊協(xié)議和自由方式通訊功能。

CPU224CNPLC具有較強(qiáng)的控制功能。

CPU224CNPLC可以連接7個(gè)擴(kuò)展模塊，最大擴(kuò)展為168路數(shù)字量I/O點(diǎn)或35路模擬量I/O端口，CPU224CNPLC是具有較強(qiáng)控制能力的控制器。

3.S7-200CPU技術(shù)指標(biāo)以CPU224XP為例：用戶程序長(zhǎng)度運(yùn)行模式下：12288字節(jié)數(shù)據(jù)存儲(chǔ)區(qū)：10240字節(jié)掉電保護(hù)時(shí)間：100小時(shí)本機(jī)I/O數(shù)字量（點(diǎn)）：14入/10出模擬量：2入/1出擴(kuò)展模塊數(shù)量：7個(gè)模塊高速計(jì)數(shù)器單相：4路30kHz2路200kHz2.2.3數(shù)字量輸入輸出（I/O）擴(kuò)展模塊

數(shù)字量擴(kuò)展模塊：S7-200PLC提供了多種類型的數(shù)字量擴(kuò)展模塊，用戶可選用8點(diǎn)、16點(diǎn)和32點(diǎn)的數(shù)字量輸入/輸出模塊。如：數(shù)字量輸入/輸出模塊EM223。

CPU擴(kuò)展模塊2.2.4模擬量輸入輸出（I/O）擴(kuò)展模塊

模擬量擴(kuò)展模塊：4路模擬量輸入EM2312路模擬量輸出EM2324路輸入、1路輸出EM235

如：EM235模擬量輸入、輸出模塊可以實(shí)現(xiàn)4路模擬量輸入/1路模擬量輸出，輸入模擬量量程檔位多，方便用戶選擇，適合在一般單閉環(huán)控制系統(tǒng)中使用。

2.2.5熱電偶、熱電阻輸入擴(kuò)展模塊

熱電阻擴(kuò)展模塊：

EM231熱電阻輸入擴(kuò)展模塊提供了與多種熱電阻的連接口，通過(guò)DIP開關(guān)來(lái)選擇熱電阻的類型、接線方式、測(cè)量單位和開路故障的方向可以實(shí)現(xiàn)2路熱電阻輸入。熱電偶擴(kuò)展模塊：如EM231熱電偶模塊直接以熱電偶輸出的電勢(shì)作為輸入信號(hào)，進(jìn)行A/D轉(zhuǎn)換后輸入給PLC，可用于J、K、E、N、S和R型熱電偶；2.2.6網(wǎng)絡(luò)通信及其他模塊1）網(wǎng)絡(luò)通信模塊有EM277PROFIBUS-DP從站通信模塊、工業(yè)以太網(wǎng)通信模塊243-1、調(diào)制解調(diào)器模塊EM241（通過(guò)模擬電話線實(shí)現(xiàn)遠(yuǎn)距離通信）等。2）位置控制模塊EM253用于S7-200PLC定位控制系統(tǒng)，它能夠產(chǎn)生脈沖序列，實(shí)現(xiàn)對(duì)電動(dòng)機(jī)速度及位置的開環(huán)控制。3）稱重模塊SIWAREXMS可以實(shí)現(xiàn)多用途電子稱重，如軌道衡、吊稱及力矩的測(cè)量。4）S7-200文本顯示器TD產(chǎn)品包括TD200、TD400C，使用方便，具有良好的信息交互功能。5）S7-200系統(tǒng)有多種觸摸屏，以實(shí)現(xiàn)更為完善的人機(jī)界面，如TP070、TP170A等。2.3I/O編址及外部端口接線2.3.1模塊I/O端口編址

CPU必須通過(guò)編程實(shí)現(xiàn)從輸入端口獲取外部設(shè)備信息、從輸出端口對(duì)外部設(shè)備的控制功能。CPU是通過(guò)系統(tǒng)分配給各端口相應(yīng)的編址來(lái)訪問(wèn)輸入輸出端口的。I/O端口按類型分為：（1）數(shù)字量輸入端口

CPU分配給數(shù)字量輸入端口地址以字節(jié)（8位）為單位，一個(gè)字節(jié)八個(gè)數(shù)字量輸入點(diǎn)，起始地址為I0.0（輸入端口0字節(jié)第0位）。（2）數(shù)字量輸出端口

CPU分配給數(shù)字量輸出端口地址以字節(jié)（8位）為單位，一個(gè)字節(jié)八個(gè)數(shù)字量輸出點(diǎn)，起始地址為Q0.0（輸出端口0字節(jié)第0位）。（3）模擬量輸入輸出端口

CPU分配給模擬量輸入端口地址以字（16位）為單位，一個(gè)字一個(gè)模擬量輸入端口，起始地址為AIW0。

CPU分配給模擬量輸出端口地址以雙字（32位）為單位，一個(gè)雙字一個(gè)模擬量輸出端口，起始地址為AQW0。

（4）擴(kuò)展模塊編址

CPU分配給CPU22x系列的每種主機(jī)所提供的本機(jī)I/O點(diǎn)的I/O地址是固定的，在進(jìn)行I/O擴(kuò)展時(shí)，可以在CPU右邊連接多個(gè)擴(kuò)展模塊，每個(gè)擴(kuò)展模塊的組態(tài)地址編號(hào)取決于各模塊的類型和該模塊在I/O鏈中所處的位置。編址時(shí)同種類型輸入或輸出點(diǎn)的模塊在鏈中按與主機(jī)的位置遞增。

S7-200系統(tǒng)擴(kuò)展對(duì)輸入/輸出端口編址的組態(tài)規(guī)則為：

1）對(duì)于同類型輸入或輸出點(diǎn)的模塊按I/O鏈中順序進(jìn)行編址，而不受其位置是否連續(xù)。

2）對(duì)于數(shù)字量，輸入/輸出映像寄存器的單位長(zhǎng)度為8位（1個(gè)字節(jié)），本模塊實(shí)際I/O位數(shù)按字節(jié)未滿8位的，未用位不能分配給I/O鏈的后續(xù)模塊（即后續(xù)模塊編址必須從又一連續(xù)字節(jié)開始）。

3）對(duì)于模擬量輸入，以2個(gè)字節(jié)（1個(gè)字）遞增方式來(lái)分配地址空間。

4）對(duì)于模擬量輸出，以2個(gè)字遞增方式來(lái)分配地址空間。例如，某系統(tǒng)所需的數(shù)字量輸入24點(diǎn)、數(shù)字量輸出點(diǎn)為20點(diǎn)、模擬量輸入6點(diǎn)、模擬量輸出2點(diǎn)。如果系統(tǒng)選用主機(jī)CPU224，為滿足系統(tǒng)需要可以有多種不同擴(kuò)展模塊的選取組合，并且各模塊在I/O鏈中的位置排列方式也可能有多種。擴(kuò)展I/O模塊鏈及編址如下。。2.3.2S7-200PLC模塊外部接線

1.輸入端口接線

PLC是通過(guò)I/O點(diǎn)與外界建立聯(lián)系的，用戶必須靈活掌握I/O點(diǎn)與外部設(shè)備的連接關(guān)系和配電要求。

2.輸出端口接線CPU224模塊外圍接線圖

3.CPU224模塊外圍接線圖：

CPU224集成14輸入/10輸出共24個(gè)數(shù)字量I/O點(diǎn)。注意：在實(shí)際應(yīng)用中，用戶應(yīng)參考相應(yīng)PLC的CPU用戶手冊(cè)，正確進(jìn)行I/O連接及配電要求（電源的正/負(fù)極和電壓值）。2.4S7-200PLC內(nèi)部編程資源2.4.1S7-200PLC編程軟元件

編程軟元件是PLC內(nèi)部具有不同功能的存儲(chǔ)器單元，每個(gè)單元都有唯一的地址，在編程時(shí)，用戶只需記住軟元件的符號(hào)地址即可。為了方便不同的編程功能需要，存儲(chǔ)器單元作了分區(qū)，即PLC內(nèi)部根據(jù)軟元件的功能不同，分成了許多區(qū)域，如輸入寄存器、輸出寄存器、位存儲(chǔ)器、定時(shí)器、計(jì)數(shù)器、通用寄存器、數(shù)據(jù)寄存器及特殊功能存儲(chǔ)器等。2.4.2軟元件類型及功能

1.輸入繼電器（I）

輸入繼電器又稱輸入過(guò)程映象寄存器，它和PLC的輸入端子相連，用于接收外部開關(guān)信號(hào)的控制。

輸入繼電器外接控制開關(guān)及內(nèi)部等效電路圖

2．輸出繼電器（Q）

輸出繼電器又稱輸出過(guò)程映象寄存器，它和PLC的輸出端子相連，可以作為負(fù)載的控制信號(hào)。輸出繼電器類似與繼電器控制系統(tǒng)中的中間繼電器。輸出繼電器外接控制及內(nèi)部等效電路圖

3．特殊繼電器（SM）

特殊繼電器的某些位（特殊標(biāo)志位）具有特殊功能或用來(lái)存儲(chǔ)系統(tǒng)的狀態(tài)變量、控制參數(shù)和信息。其中：

SM0.0：PLC運(yùn)行（RUN）指示位，該位在PLC運(yùn)行時(shí)始終為1。

SM0.1：該位在PLC由STOP轉(zhuǎn)入RUN時(shí)，該位為ON一個(gè)掃描周期，常用作調(diào)用初始化子程序。

SM0.2：若保持?jǐn)?shù)據(jù)丟失，則該位在一個(gè)掃描周期中為1。

SM0.3：開機(jī)后進(jìn)入RUN方式，該位將ON一個(gè)掃描周期。

SM0.4：該位提供了一個(gè)周期為一分鐘、占空比為0.5的時(shí)鐘脈沖，可作為簡(jiǎn)單延時(shí)使用。

SM0.5：該位提供了一個(gè)周期為一秒鐘、占空比為0.5的時(shí)鐘脈沖。

在每個(gè)掃描周期的末尾，由S7-200更新這些位。

4．通用輔助繼電器（M）通用輔助繼電器（又稱位存儲(chǔ)區(qū)或內(nèi)部標(biāo)志位）在PLC中沒(méi)有輸入/輸出端子與之對(duì)應(yīng)。5．變量存儲(chǔ)器（V）變量存儲(chǔ)器用來(lái)存儲(chǔ)變量，存放程序執(zhí)行過(guò)程中數(shù)據(jù)處理的中間結(jié)果。6．局部變量存儲(chǔ)器（L）局部變量存儲(chǔ)器用來(lái)存放局部變量。

7．順序控制繼電器（S）順序控制繼電器稱為狀態(tài)器或狀態(tài)元件，是順控繼電器指令的重要元件。8．定時(shí)器（T）定時(shí)器是PLC中常用的編程軟元件，主要用于累計(jì)時(shí)間的增量。定時(shí)器的工作過(guò)程與繼電器控制系統(tǒng)的時(shí)間繼電器類同，如T24

。9．計(jì)數(shù)器（C）計(jì)數(shù)器是用來(lái)累計(jì)輸入脈沖的個(gè)數(shù)，如C24。

。

10．累加器（AC）

累加器是用來(lái)暫存數(shù)據(jù)的寄存器。S7-200提供了4個(gè)32位的累加器：AC0、AC1、AC2、AC3。11．模擬量輸入/輸出映像寄存器（AI/AQ）

模擬量輸入映像寄存器用以存放A/D轉(zhuǎn)換后輸入的16位的數(shù)字量，如：AIW2；模擬量輸出映像寄存器用以存放需要進(jìn)行D/A轉(zhuǎn)換的16位的數(shù)字量，如：AQW2。12．高速計(jì)數(shù)器（HC）

高速計(jì)數(shù)器可累計(jì)比CPU的掃描速度更快的事件。2.5S7-200SMARTPLC系統(tǒng)配置

西門子S7-200SMARTPLC（簡(jiǎn)稱S7-200SMART）是在保留S7-200諸多優(yōu)點(diǎn)的基礎(chǔ)上，增加了CPU的I/O點(diǎn)數(shù)，網(wǎng)絡(luò)接口和通信功能更加強(qiáng)大，CPU執(zhí)行速度等性能優(yōu)勢(shì)明顯提高，編程軟件界面與S7-200幾乎一樣，但操作更加方便，指令系統(tǒng)與S7-200基本相同。2.5.1S7-200SMART的功能特點(diǎn)1）CPU配置更加靈活。2）速度提高。3）強(qiáng)大的通信功能。4）CPU集成了MicroSD槽口，支持通用的MicroSD卡6）編程軟件友好、功能強(qiáng)大、使用方便。5）內(nèi)部集成了可達(dá)3路晶體管輸出的高速脈沖輸出，脈沖頻率可以達(dá)到100kHz，支持PWM/PTO輸出方式以及多種運(yùn)行模式。6）編程軟件友好、功能強(qiáng)大、使用方便。S7-200SMART編程軟件（Step7MicrowinSMART）的窗口可以浮動(dòng)，可以方便的布置工作臺(tái)、支持分屏工作，方便的程序注釋功能等。2.5.2S7-200SMARTCPU模塊

S7-200SMARTCPU有6種模塊，配備標(biāo)準(zhǔn)型和經(jīng)濟(jì)型供用戶選擇，其中經(jīng)濟(jì)型CPUCR40模塊價(jià)格低，無(wú)擴(kuò)展功能，可以直接通過(guò)單機(jī)本體滿足一般控制系統(tǒng)需求。其余的均為標(biāo)準(zhǔn)型，具有可擴(kuò)展功能，可滿足對(duì)I/O規(guī)模有較大需求。1.CPU模塊2.CPU技術(shù)規(guī)范（1）經(jīng)濟(jì)型CPUCR40S7-200SMARTCPUCR40為經(jīng)濟(jì)型CPU模塊，繼電器輸出，220VAC供電，數(shù)字量輸入/輸出點(diǎn)數(shù)為24DI/16DO（輸出點(diǎn)每點(diǎn)額定電流最大2.0A，每個(gè)公共端額定電流最大10.0A），用戶程序區(qū)12KB，用戶數(shù)據(jù)區(qū)8KB，一個(gè)以太網(wǎng)端口，一個(gè)RS485串口，無(wú)擴(kuò)展功能，高速計(jì)數(shù)器頻率最高30kHz。（2）標(biāo)準(zhǔn)型CPU-SR20/SR40/SR60其主要技術(shù)規(guī)范如下。1）CPU數(shù)字量輸入/輸出點(diǎn)數(shù)分別為12DI/8DO、24DI/16DO和36DI/24DO。2）最大數(shù)字量I/O點(diǎn)數(shù)分別為148、168、188點(diǎn)。3）可擴(kuò)展4個(gè)模塊。4）最大可擴(kuò)展模擬量點(diǎn)數(shù)24點(diǎn)。5）用戶程序區(qū)分別為12KB、24KB和30KB，用戶數(shù)據(jù)區(qū)分別為8KB、16KB和20KB，可以內(nèi)置一個(gè)信號(hào)板。6）一個(gè)以太網(wǎng)端口、一個(gè)RS485串口、一個(gè)附加串口。7）高速計(jì)數(shù)器頻率最高可達(dá)60kHz。（3）標(biāo)準(zhǔn)型CPU-ST40/ST60

其主要技術(shù)規(guī)范同如下。1）CPU數(shù)字量輸入/輸出點(diǎn)數(shù)分別為24DI/16DO和36DI/24DO。2）最大數(shù)字量I/O點(diǎn)數(shù)分別為148、168、188點(diǎn)。3）可擴(kuò)展4個(gè)模塊。4）最大可擴(kuò)展模擬量點(diǎn)數(shù)24點(diǎn)5）用戶程序區(qū)分別為12KB、24KB和30KB，用戶數(shù)據(jù)區(qū)分別為8KB、16KB和20KB，可以內(nèi)置一個(gè)信號(hào)板。6）高速計(jì)數(shù)器頻率最高可達(dá)60kHz。2.5.3S7-200SMART擴(kuò)展模塊1.信號(hào)板S7-200SMART信號(hào)板可以直接安裝在CPU本機(jī)上，安裝拆卸方便。2.數(shù)字量I/O擴(kuò)展模塊輸入輸出模塊EMDR16,輸入點(diǎn)數(shù)8，輸出點(diǎn)數(shù)8。3.模擬量擴(kuò)展模塊常用的模擬量I/O擴(kuò)展模塊如下。1）模擬量輸入模塊EMAI04，模擬量輸入4路，0～20mA或電壓輸入，分辨率11位數(shù)字量。2）模擬量輸出模塊EMAQ02，模擬量輸出2路，0～20mA或電壓輸出，電流輸出負(fù)載阻抗≤500Ω）。2.5.4S7-200SMART的I/O編址及外部端口接線1.S7-200SMART的I/O編址

S7-200SMART的I/O編址同S7-200PLC類同，其地址分配如下。1）CPU的固定I/O編址以I0.0/Q0.0為起始地址，依據(jù)其I/O點(diǎn)數(shù)遞增。2）信號(hào)板的起始地址為I7.0/Q0.7，模擬量輸出地址為AQW12。3）I/O擴(kuò)展模塊的地址取決于模塊在I/O鏈接中的排列位置順序編號(hào)如下。

模塊0（緊靠CPU）起始地址為I8.0/Q8.0，模擬量地址為AIW16/AQW16。

模塊1起始地址為I12.0/Q12.0，模擬量地址為AIW32/AQW32。

模塊2起始地址為I16.0/Q16.0，模擬量地址為AIW48/AQW48。

模塊3起始地址為I20.0/Q20.0，模擬量地址為AIW64/AQW64。2.S7-200SMART外部端口接線S7-200SMART外部端口接線包括交流電源的接線（L1相線、N零線）、模塊DC24V（L+和M）、保護(hù)接地、輸入端口和輸出端口接線。S7-200SMARTPLC（CPUCR40,交流電源、繼電器輸出，24DI/16DO）典型模塊端口外部接線如下。實(shí)驗(yàn)項(xiàng)目：PLC硬件連接及簡(jiǎn)單程序本章小結(jié)：作業(yè)：謝謝收看！

第3章S7-200系列PLC

基本指令及應(yīng)用

指令是編程軟件能夠識(shí)別、計(jì)算機(jī)能夠執(zhí)行的命令。

在S7-200系列PLC的編程軟件中，支持梯形圖LAD（ladder）、語(yǔ)句表STL（StatementList）等編程語(yǔ)言來(lái)編制用戶程序。梯形圖和語(yǔ)句表是最基本、最常用的PLC編程語(yǔ)言。3.1S7-200系列PLC編程軟件、編程規(guī)約

3.1.1編程軟件使用S7-200PLC，首先要在PC機(jī)上安裝STEP7-Mirco/WIN編程軟件；使用S7-200SMARTPLC，則需要在PC機(jī)上安裝STEP7-Mirco/WINSMART編程軟件。用戶應(yīng)按照編程軟件規(guī)定的編程語(yǔ)言（指令格式）編寫PLC應(yīng)用程序。

在STEP7-Mirco/WIN和STEP7-Mirco/WINSMART軟件環(huán)境下，同一程序可以使用梯形圖、語(yǔ)句表和功能塊圖三種不同的編程語(yǔ)言進(jìn)行編程，可以直接進(jìn)行顯示切換.PLC應(yīng)用程序編輯、編譯和下載可以通過(guò)上位機(jī)運(yùn)行集成編程軟件來(lái)實(shí)現(xiàn)。STEP7-Mirco/WIN和STEP7-Mirco/WINSMART軟件指令格式基本相同。STEP7-Micro/WINV4.0窗口組件

STEP7-Mirco/WIN窗口組件2.S7-200指令基本格式及編程規(guī)約

指令基本格式：

（1）LAD（梯形圖）使用類似于電氣控制形式的符號(hào)來(lái)描述指令要執(zhí)行的操作，以符號(hào)上的數(shù)據(jù)表示需要操作的數(shù)據(jù)。例如：

（2）STL指令一般由助記符和操作數(shù)組成。

例如：LD I0.1

//LD:取指令操作碼;I0.1:輸入位操作數(shù).

（3）.操作數(shù)的表示方法指令中的操作數(shù)一般由兩部分組成：標(biāo)識(shí)符和參數(shù)。例如：操作數(shù)I0.1:

I表示輸入映像寄存器，0.1表示I寄存器0字節(jié)中的第1位輸入點(diǎn)。

操作數(shù)Q1.0:

Q表示輸出映像寄存器，1.0表示Q寄存器1字節(jié)中的第0位輸出位。

操作數(shù)VB

200：

V表示變量存儲(chǔ)器區(qū)域；B表示8位數(shù)據(jù)（字節(jié)）；200表示字節(jié)地址。

操作數(shù)VW200：

V表示變量存儲(chǔ)器區(qū)域；W表示16位數(shù)據(jù)（字）；200表示字地址。S7-200PLC梯形圖編程規(guī)約：

使用梯形圖編程時(shí)應(yīng)符合以下規(guī)約。1）每個(gè)網(wǎng)絡(luò)單元（即輸出單元）構(gòu)成一個(gè)梯級(jí)，每個(gè)網(wǎng)絡(luò)必須以觸點(diǎn)開始，網(wǎng)絡(luò)結(jié)束（右側(cè)）為輸出單元。2）一個(gè)網(wǎng)絡(luò)可有若干個(gè)線圈，不能在網(wǎng)絡(luò)上串聯(lián)一個(gè)以上線圈（即不能在一個(gè)網(wǎng)絡(luò)的一條水平線上放置多個(gè)線圈）。3）梯形圖中，輸入、輸出及其他軟繼電器或指令的觸點(diǎn)，可以任意重復(fù)使用。4）同一編號(hào)的線圈在同一程序中不得使用多次。5）線圈或指令盒不能直接與左母線連接。6）觸點(diǎn)可以任意并聯(lián)和串聯(lián)，多個(gè)線圈和指令盒也可以并聯(lián)使用。7）編程應(yīng)按“上繁下簡(jiǎn)、左繁右簡(jiǎn)”原則進(jìn)行。8）編程時(shí)，以假設(shè)電路中概念電流（能流）的理解方式為出發(fā)，更能確保程序的正確性。9）對(duì)于子程序、中斷程序，不能按一般計(jì)算機(jī)常規(guī)編程思想編寫梯形圖，否則會(huì)出現(xiàn)梯形圖程序執(zhí)行情況與編程者本來(lái)意圖不一致的結(jié)果。3.2

基本邏輯指令

3.2.1觸點(diǎn)輸入/線圈驅(qū)動(dòng)輸出指令

（1）取指令:LDbit

啟動(dòng)梯形圖任何邏輯塊的第一條指令時(shí)，對(duì)應(yīng)輸入端點(diǎn)連接開關(guān)導(dǎo)通，觸點(diǎn)bit閉合.

bit：觸點(diǎn)位地址（下同）。（2）取反指令:LDNbit

啟動(dòng)梯形圖任何邏輯塊的第一條指令時(shí)，對(duì)應(yīng)輸入端點(diǎn)連接開關(guān)導(dǎo)通，觸點(diǎn)bit斷開。

（3）=（Out）指令線圈驅(qū)動(dòng)指令（輸出指令），在梯形圖中必須放在最右端。例：下圖程序中的I0.0由PLC外接常開按鈕控制，I0.1由常閉按鈕控制1）當(dāng)輸入常開按鈕SB1閉合時(shí)，執(zhí)行LD指令，I0.0為ON，Q1.0為ON，輸出線圈KM1得電。2）當(dāng)輸入常閉觸點(diǎn)SB2未按下（閉合）時(shí)，由于執(zhí)行LDN指令，常閉位I0.1為OFF，Q1.1為OFF，輸出線圈KM2失電。3）當(dāng)輸入常閉觸點(diǎn)SB2按下（斷開）時(shí)，則常閉位I0.1為ON，Q1.1為ON，輸出線圈KM2電得；3.2.2～3.2.5.邏輯與、或及邏輯塊指令（1）邏輯“與”指令A(yù)

邏輯“與”指令A(yù)（And）：用于動(dòng)合觸點(diǎn)的串聯(lián)連接（串聯(lián)在一起的所有觸點(diǎn)全部閉合時(shí)輸出才有效）。（2）邏輯“與非”指令A(yù)N

邏輯“與非”指令A(yù)N（AndNot）：用于動(dòng)斷觸點(diǎn)的串聯(lián)連接。例：邏輯與指令梯形圖及語(yǔ)句表示例（3）邏輯“或”指令A(yù)（4）邏輯塊“與”指令A(yù)LD（AndLoad）：用于并聯(lián)電路塊的串聯(lián)連接。（5）邏輯塊“或”指令OLD（OrLoad）： 用于串聯(lián)電路塊的并聯(lián)連接。例：ALD指令梯形圖及語(yǔ)句表示例3.2.6置位/復(fù)位指令

（1）置位指令S：

Sbit,N

功能：從bit（位）開始的N個(gè)元件（位）置0并保持。（2）復(fù)位指令RRbit,N

功能：從bit（位）開始的N個(gè)元件（位）置1并保持。3.2.7立即指令立即指令又稱加I指令，其格式為在LAD符號(hào)內(nèi)或STL的操作碼后加入“I”。

AI bit 立即“與”指令

LDI bit 立即取立即指令（Immediate）不受PLC掃描工作方式的限制，可以對(duì)輸入、輸出點(diǎn)進(jìn)行立即讀寫操作并產(chǎn)生其邏輯作用。3.2.8.邊沿觸發(fā)指令

（1）上升沿微分指令

EU

指令功能：當(dāng)其執(zhí)行條件從OFF變?yōu)镺N時(shí)，其作用是在上升沿產(chǎn)生一個(gè)掃描周期的脈沖。上升沿微分指令的LAD格式由常開觸點(diǎn)中加入符號(hào)“P”構(gòu)成。（2）下降沿微分指令

ED

指令功能：當(dāng)其執(zhí)行條件從ON變成OFF時(shí)，其作用是在下降沿產(chǎn)生一個(gè)掃描周期的脈沖。下降沿微分指令的LAD格式由常開觸點(diǎn)中加入符號(hào)“N”構(gòu)成。

3.2.9.堆棧操作指令堆棧操作指令包含：1）LPS（LogicPush）：邏輯入棧指令（分支電路開始指令）。2）LRD（LogicRead）：邏輯讀棧指令3）LPP（LogicPop）：邏輯出棧指令（分支電路結(jié)束指令）。4）LDS（LogicStack）：裝入堆棧指令。堆棧操作梯形圖及語(yǔ)句表指令示例：3.2.10.取反指令/空操作指令1.取反指令NOT2.空操作指令NOP空操作指令NOP，不影響程序的執(zhí)行3.4定時(shí)器指令3.3.1.基本概念及定時(shí)器編號(hào)（1）S7-200系列PLC提供了三種類型的定時(shí)器，即：通電延時(shí)定時(shí)器（TON）、斷電延時(shí)定時(shí)器（TOF）和保持型通電延時(shí)定時(shí)器（TONR）。（2）S7-200系列PLC定時(shí)器分辨率（S）可分為三個(gè)精度等級(jí)：1ms、10ms和100ms。（3）定時(shí)器編號(hào)可提供用戶定時(shí)器位（輸出觸點(diǎn)）的狀態(tài)及定時(shí)器當(dāng)前所累計(jì)的定時(shí)時(shí)間。定時(shí)器的編號(hào)格式為：

Tn（n為常數(shù)）例如：T0、T33、T255。（4）定時(shí)器定時(shí)時(shí)間T為定時(shí)器的分辨率S與定時(shí)器設(shè)定值PT的乘積。 即T=S×PT3.3.2.通電延時(shí)定時(shí)器（TON）TON用于通電后單一時(shí)間間隔的計(jì)時(shí)。

TON：接通延時(shí)定時(shí)器指令助記符；

Tn：定時(shí)器編號(hào)；

IN：定時(shí)器定時(shí)輸入控制端；

PT：定時(shí)設(shè)定值輸入端。

輸入端（IN）接通時(shí)，定時(shí)器位為OFF，定時(shí)器開始從當(dāng)前值0（加1）開始記時(shí)，當(dāng)前值大于等于設(shè)定值時(shí)（PT=1～32767），定時(shí)器位變?yōu)镺N，定時(shí)器對(duì)應(yīng)的常開觸點(diǎn)閉合。輸入端斷開時(shí)，定時(shí)器復(fù)位，即當(dāng)前值被清零，定時(shí)器位為OFF。

3.3.3斷電延時(shí)定時(shí)器TOF（Off-DelayTimer）

斷電延時(shí)定時(shí)器（TOF）用于斷電后的單一時(shí)間間隔計(jì)時(shí)?！纠坑枚〞r(shí)器設(shè)計(jì)延時(shí)接通/延時(shí)斷開電路，實(shí)現(xiàn)輸入I0.0和輸出Q0.1的時(shí)序圖及程序如下圖所示。接通延時(shí)型定時(shí)器梯形圖、語(yǔ)句表指令示例:3.3.4保持型通電延時(shí)定時(shí)器TONR保持型通電延時(shí)定時(shí)器TONR用于對(duì)許多間隔的累計(jì)定時(shí)，具有記憶功能。保持型通電延時(shí)定時(shí)器梯形圖、語(yǔ)句表指令、時(shí)序圖示例3.3.5定時(shí)器當(dāng)前值刷新方式

在S7-200PLC的定時(shí)器中，由于定時(shí)器的分辨率不同，其刷新方式是不同的常用的定時(shí)器的刷新方式有1ms、10ms、100ms三種。

（1）1ms定時(shí)器1ms定時(shí)器由系統(tǒng)每隔1ms對(duì)定時(shí)器和當(dāng)前值刷新一次，不與掃描周期同步。掃描周期較長(zhǎng)時(shí)，定時(shí)器在一個(gè)周期內(nèi)可能多次被刷新，或者說(shuō)，在一個(gè)掃描周期內(nèi)，其定時(shí)器位及當(dāng)前值可能要發(fā)生變化。

（2）10ms定時(shí)器10ms定時(shí)器執(zhí)行定時(shí)器指令時(shí)開始定時(shí)，在每一個(gè)掃描周期開始時(shí)刷新，每個(gè)掃描周期只刷新一次。

（3）100ms定時(shí)器100ms定時(shí)器在執(zhí)行定時(shí)器指令時(shí)，才對(duì)定時(shí)器的當(dāng)前值進(jìn)行刷新。應(yīng)保證每一掃描周期內(nèi)同一條100ms定時(shí)器指令只執(zhí)行一次。

在使用時(shí)一定要注意根據(jù)使用場(chǎng)合和要求來(lái)選擇定時(shí)器3.4計(jì)數(shù)器指令

3.4.

1.基本概念及計(jì)數(shù)器編號(hào)

（1）S7-200PLC提供了三種類型的計(jì)數(shù)器，遞增計(jì)數(shù)器CTU、遞減計(jì)數(shù)器CTD、增減計(jì)數(shù)器CTUD。

（2）在S7-200PLC控制程序中，是通過(guò)對(duì)計(jì)數(shù)器的編號(hào)來(lái)使用計(jì)數(shù)器的。

計(jì)數(shù)器的編號(hào)格式為：Cn（n為常數(shù)）

例如：C50

（3）計(jì)數(shù)器編號(hào)在程序中可作為計(jì)數(shù)器位（輸出觸點(diǎn)）的狀態(tài)及計(jì)數(shù)器當(dāng)前所累計(jì)的計(jì)數(shù)脈沖個(gè)數(shù)，3.4.2.遞增計(jì)數(shù)器CTUCTU：遞增計(jì)數(shù)器指令助計(jì)符；

Cn：計(jì)數(shù)器編號(hào)；

CU：計(jì)數(shù)脈沖輸入端；

R：復(fù)位輸入端；

PV：設(shè)定值。

當(dāng)復(fù)位輸入（R）無(wú)效時(shí)，計(jì)數(shù)器開始對(duì)計(jì)數(shù)脈沖輸入（CU）的上升沿進(jìn)行加1計(jì)數(shù)，若計(jì)數(shù)當(dāng)前值大于等于設(shè)定值（PV）時(shí)，計(jì)數(shù)器位被置ON，計(jì)數(shù)器繼續(xù)計(jì)數(shù)直到32767；當(dāng)復(fù)位輸入（R）有效時(shí)，計(jì)數(shù)器復(fù)位，計(jì)數(shù)器位變?yōu)镺FF，當(dāng)前值清零。遞增計(jì)數(shù)器梯形圖、語(yǔ)句表指令示例及時(shí)序圖：3.4.3.遞減計(jì)數(shù)器CTD

CTD為遞減計(jì)數(shù)器指令助計(jì)符；Cn為計(jì)數(shù)器編號(hào)；CD為減計(jì)數(shù)脈沖輸入端；LD為復(fù)位脈沖輸入端；PV為設(shè)定值。3.4.4

增減計(jì)數(shù)器CTUDCU為加計(jì)數(shù)脈沖輸入端；CD為減計(jì)數(shù)脈沖輸入端；R為復(fù)位輸入端；PV為設(shè)定值。3.5比較指令比較指令運(yùn)算符及格式比較指令用來(lái)比較兩個(gè)數(shù)IN1和IN2的大小。在梯形圖中，滿足比較關(guān)系式給出的條件時(shí)，觸點(diǎn)接通。比較指令是通過(guò)取指令LD、邏輯與指令A(yù)、邏輯或指令O操作碼分別加上數(shù)據(jù)類型符號(hào)B（字節(jié)）、I（W）（整數(shù)）、D（雙整數(shù)）、R（實(shí)數(shù)）進(jìn)行組和實(shí)現(xiàn)編程的。

比較運(yùn)算符有以下6種。=（比較IN1是否等于IN2）

＜＞

（比較IN1是否不等于IN2）>

（比較IN1是否大于IN2）<（比較IN1是否小于IN2）>=（比較IN1是否大于等于IN2）<=（比較IN1是否小于等于IN2）

比較指令格式:例：

網(wǎng)絡(luò)1：整數(shù)比較取指令，IN1為計(jì)數(shù)器C5的當(dāng)前值，IN2為常數(shù)20，當(dāng)C5的當(dāng)前值大于等于20時(shí)，比較指令觸點(diǎn)閉合，M0.0=1。網(wǎng)絡(luò)2：實(shí)數(shù)比較邏輯與指令，IN1為雙字存儲(chǔ)單元VD1的數(shù)據(jù)，IN2為常數(shù)100.7，當(dāng)VD1小于100.7時(shí)，比較指令觸點(diǎn)閉合，該觸點(diǎn)與I0.1邏輯與置M0.1=1。網(wǎng)絡(luò)3：字節(jié)比較邏輯或指令。

3.6程序控制指令程序控制指令包括：跳轉(zhuǎn)、循環(huán)、看門狗、停止、結(jié)束及子程序調(diào)用等指令。3.6.1跳轉(zhuǎn)指令跳轉(zhuǎn)指令又稱轉(zhuǎn)移指令，程序中使用跳轉(zhuǎn)指令可以根據(jù)對(duì)不同條件的判斷，選擇不同的程序段執(zhí)行程序。跳轉(zhuǎn)指令格式：3.6.2循環(huán)指令循環(huán)指令由循環(huán)開始指令FOR、循環(huán)體和循環(huán)結(jié)束指令NEXT組成。指令格式如下：EN：循環(huán)控制輸入端；

INDX：設(shè)置指針或當(dāng)前循環(huán)次數(shù)計(jì)數(shù)器；

INIT：計(jì)數(shù)初始值；

FINAL：循環(huán)計(jì)數(shù)終值。功能：在循環(huán)控制輸入端有效時(shí)且邏輯條件INDX<FINAL滿足時(shí)，反復(fù)執(zhí)行FOR和NEXT之間的循環(huán)體程序，每執(zhí)行一次循環(huán)體，INDX自增加1，直至當(dāng)前循環(huán)計(jì)數(shù)器值大于終值時(shí)，退出循環(huán)。3.6.3看門狗復(fù)位指令WDR

看門狗復(fù)位指令WDR（WatchDogReset）實(shí)際上是一個(gè)監(jiān)控定時(shí)器，在梯形圖中以線圈形式編程。

該指令的定時(shí)時(shí)間為300ms（由系統(tǒng)設(shè)置）。CPU每次掃描到該指令，則延時(shí)300ms后PLC被自動(dòng)復(fù)位一次。WDR指令執(zhí)行過(guò)程如下。1）如果PLC正常工作時(shí)掃描周期小于300ms，在WDR定時(shí)器未到定時(shí)時(shí)間，系統(tǒng)開始下一掃描周期，WDR定時(shí)器不起作用。2）如果外界干擾使程序死機(jī)或運(yùn)行時(shí)間超過(guò)300ms，則監(jiān)控定時(shí)器不再被復(fù)位，定時(shí)時(shí)間到后，PLC將停止運(yùn)行，重新啟動(dòng)，返回到第一條指令重新執(zhí)行。3.6.4子程序?qū)?shí)現(xiàn)某一控制功能的一組指令設(shè)計(jì)在一個(gè)模塊中，該模塊可以被隨機(jī)多次調(diào)用執(zhí)行，每次執(zhí)行結(jié)束后，又返回到調(diào)用處繼續(xù)執(zhí)行原來(lái)的程序，這一模塊稱為子程序。（1）建立子程序運(yùn)行編程軟件→在“編輯”（Edit）菜單中的“插入”（Insert）選項(xiàng)→選擇“子程序”（Subroutine），默認(rèn)的程序名是SBR_N。（2）子程序調(diào)用指令格式：

CALLSBR_0SETP7-Micro/WINV4.0環(huán)境下建立子程序子程序調(diào)用指令示例程序:注：（子程序SBR_1未列出）3.6.5“與”ENO指令ENO是LAD中指令盒的布爾能流位輸出端。在指令盒的能流輸入EN有效且執(zhí)行指令盒操作沒(méi)有出現(xiàn)錯(cuò)誤時(shí)，ENO置位，表示指令成功執(zhí)行。AENO指令示例如圖所示，其功能是在執(zhí)行整數(shù)加法指令A(yù)DD_I沒(méi)有發(fā)生錯(cuò)誤時(shí)，ENO置1，作為中斷連接指令A(yù)TCH（第5章介紹）的使能控制位信號(hào)，調(diào)用中斷子程序INT_0。3.7位邏輯指令應(yīng)用學(xué)校作息時(shí)間自動(dòng)打鈴控制程序：I0.0為起動(dòng)按鈕，I0.1為停止按鈕，起動(dòng)后狀態(tài)保存至M0.0；起動(dòng)后秒計(jì)數(shù)器C0按秒加一，60秒為一個(gè)周期；C1對(duì)C0輸出計(jì)數(shù)（按1分鐘為單位）。實(shí)驗(yàn)項(xiàng)目：1.基本邏輯指令編程2.三人簡(jiǎn)單搶答器項(xiàng)目3.交通燈控制系統(tǒng)本章小結(jié)：作業(yè)：謝謝收看！

第4章PLC開關(guān)量及順序控制梯形圖程序設(shè)計(jì)方法

前面所介紹的S7-200基本指令，可以設(shè)計(jì)一般的順序、選擇和循環(huán)程序，其設(shè)計(jì)方法具有很大的隨機(jī)性。

對(duì)于一些較復(fù)雜的程序結(jié)構(gòu)，為了便于編程，可以使用順序控制的編程方法，S7-200PLC還提供了專用的順序類型控制指令。4.1PLC邏輯量程序設(shè)計(jì)方法

PLC程序設(shè)計(jì)方法有繼電器電路結(jié)構(gòu)轉(zhuǎn)換法、經(jīng)驗(yàn)設(shè)計(jì)法、邏輯設(shè)計(jì)法和順序控制設(shè)計(jì)。

4.1.1基于繼電器電路結(jié)構(gòu)的梯形圖程序設(shè)計(jì)方法

根據(jù)繼電器電路來(lái)設(shè)計(jì)PLC梯形圖，是設(shè)計(jì)PLC梯形圖的簡(jiǎn)捷、直觀有效的方法。圖4-1是繼電器自鎖電路轉(zhuǎn)換為PLC控制電路及梯形圖程序。圖a)為繼電器電路；圖c)為轉(zhuǎn)換后的PLC端口接線，SB1、SB2控制功能和繼電器電路完全一樣；圖b)為轉(zhuǎn)換后的PLC梯形圖程序?？梢钥闯?，梯形圖程序和繼電器電路結(jié)構(gòu)基本相同，只不過(guò)繼電器電路中的停止（常閉）按鈕，在梯形圖中必須對(duì)應(yīng)為常開觸點(diǎn)，否則電路不能正常工作。4.1.2梯形圖經(jīng)驗(yàn)設(shè)計(jì)方法

所謂的經(jīng)驗(yàn)設(shè)計(jì)法是指利用已有的設(shè)計(jì)經(jīng)驗(yàn)（一些典型的控制程序、控制方法等），對(duì)其進(jìn)行重新組合或改造，再經(jīng)過(guò)多次反復(fù)修改，最終得出符合要求的控制程序。4.1.3梯形圖邏輯設(shè)計(jì)法

由于電氣控制線路與邏輯代數(shù)有一一對(duì)應(yīng)的關(guān)系，因此對(duì)開關(guān)量的控制過(guò)程可用邏輯代數(shù)式表示、分析和設(shè)計(jì)，邏輯代數(shù)設(shè)計(jì)法基本步驟如下。

1）根據(jù)控制要求列出邏輯代數(shù)表達(dá)式。

2）對(duì)邏輯代數(shù)式進(jìn)行化簡(jiǎn)。

3）根據(jù)化簡(jiǎn)后的邏輯代數(shù)表達(dá)式設(shè)計(jì)梯形圖。下圖為由功能圖轉(zhuǎn)換為邏輯代數(shù)表達(dá)式，由梯形圖程序描述邏輯代數(shù)。4.2PLC功能圖概述4.2.1功能圖基本概念

功能圖也稱功能流程圖，它是專用于工業(yè)順序控制程序設(shè)計(jì)的一種方法，是一種功能描述語(yǔ)言。利用功能圖可以向設(shè)計(jì)者提供控制問(wèn)題描述方法的規(guī)律，能完整地描述控制系統(tǒng)的工作過(guò)程、功能和特性。

功能圖結(jié)構(gòu)包括：順序結(jié)構(gòu)選擇性分支結(jié)構(gòu)并發(fā)性分支結(jié)構(gòu)循環(huán)結(jié)構(gòu)復(fù)合結(jié)構(gòu)4.2.2功能圖結(jié)構(gòu)1.順序結(jié)構(gòu)順序結(jié)構(gòu)也稱為單流程。

0、1、2為狀態(tài)又稱流程步或工作步。表示控制系統(tǒng)中的一個(gè)穩(wěn)定狀態(tài)。狀態(tài)左（右）側(cè)為動(dòng)作，表示狀態(tài)需要執(zhí)行的功能操作。3）兩個(gè)狀態(tài)之間用一個(gè)有向線段表示轉(zhuǎn)移（從一個(gè)狀態(tài)變化為另一個(gè)狀態(tài)的切換條件）。

2.選擇性分支結(jié)構(gòu)選擇性分支結(jié)構(gòu)是指下一個(gè)狀態(tài)是多分支狀態(tài)，但只能轉(zhuǎn)入其中的某一個(gè)控制流狀態(tài)。具體進(jìn)入哪個(gè)狀態(tài)，取決于控制流前面轉(zhuǎn)移條件（A、C、F）為真的分支。

3.并發(fā)性分支結(jié)構(gòu)如果某一個(gè)狀態(tài)的下面需要同時(shí)啟動(dòng)若干個(gè)狀態(tài)流，這種結(jié)構(gòu)稱為并發(fā)性分支結(jié)構(gòu)。4循環(huán)結(jié)構(gòu)循環(huán)結(jié)構(gòu)用于一個(gè)順序過(guò)程的多次重復(fù)執(zhí)行。4.3順序控制梯形圖設(shè)計(jì)方法

所謂順序控制，也就是按照生產(chǎn)過(guò)程規(guī)定的操作順序，把生產(chǎn)過(guò)程分成各個(gè)操作段，在輸入信號(hào)的控制下，根據(jù)過(guò)程內(nèi)部運(yùn)行的規(guī)律、要求和輸出對(duì)設(shè)備的控制，按順序一步一步地進(jìn)行操作。順序控制的設(shè)計(jì)步驟如下。

1）首先將被控制對(duì)象的工作過(guò)程按輸出狀態(tài)的變化分為若干步，并指出工步之間的轉(zhuǎn)換條件和每個(gè)工步的控制對(duì)象，以此確定PLC輸入輸出端口分配。

2）以步為核心，畫出順序功能圖。

3）選擇適應(yīng)的順序控制設(shè)計(jì)方法，將功能圖轉(zhuǎn)換為梯形圖程序。順序控制設(shè)計(jì)（功能圖轉(zhuǎn)換為梯形圖）方法包括起保停電路、置位復(fù)位指令、移位寄存器指令及專用PLC順序控制指令設(shè)計(jì)方法4.4順序控制指令及應(yīng)用4.4.1.順序控制指令

S7-200PLC編程環(huán)境提供了三條順序控制指令，其指令的格式、功能及操作數(shù)形式為：

LSCR指令（在前）：為功能圖中一個(gè)狀態(tài)的開始。

SCRE指令（在后）：為這個(gè)狀態(tài)的結(jié)束。

LSCR指令操作對(duì)象bit為順序控制繼電器S中的某個(gè)位（范圍為S0.0~S31.7），當(dāng)某個(gè)位有效時(shí)，激活所在的SCR段。S中各位的狀態(tài)用來(lái)表示功能圖中的一種狀態(tài)。順序狀態(tài)轉(zhuǎn)移指令SCRT：該指令操作數(shù)bit置位激活下一個(gè)SCR段的狀態(tài)，使下一個(gè)SCR段開始工作，同時(shí)使該指令所在段停止工作，狀態(tài)器復(fù)位。2.示例使用順序控制指令將功能圖轉(zhuǎn)換為梯形圖示例：3.順序指令使用說(shuō)明

順序控制指令由于自身的特殊性及其操作數(shù)據(jù)的有限范圍，在使用時(shí)應(yīng)注意以下幾個(gè)方面順

1）順序控制控指令僅對(duì)順序控制繼電器元件S的位有效。由于S具有一般繼電器的功能，所以，也可以使用其它邏輯指令對(duì)S進(jìn)行操作；

2）SCR段程序能否執(zhí)行取決于該狀態(tài)器（S位）是否被置位，SCRE與下一個(gè)LSCR之間可以安排其它指令，但它們不影