半導(dǎo)體行業(yè)分析：AI需求推動運力持續(xù)增長互聯(lián)方案重要性顯著提升

表1：不同傳輸技術(shù)使用情況對比 6表2：各個版本的PCIe傳輸速度表 7表3：PCIe迭代升級的同時插損預(yù)算不斷提升、信號傳輸距離不斷縮短 8表4：選用低損PCB的方案會帶來較大的成本增加 8表5：Retimer基本工作流程 8表6：CXL技術(shù)優(yōu)勢 12表7：不同版本NVLink傳輸速度 17表8：以太網(wǎng)五大應(yīng)用具體內(nèi)容 19一、AI需求推動運力持續(xù)增長，互聯(lián)方案重要性顯著提升AI相關(guān)應(yīng)用的快速發(fā)展正推動“算力”和“存力”需求快速增長，系統(tǒng)需要更高、更強的AI大模型業(yè)務(wù)場景下，模型參數(shù)需要需求正推動運力持續(xù)提升。圖1：英特爾至強6性能核處理器著重強調(diào)了運力相關(guān)內(nèi)容資料來源：Intel，AI計算集群的互聯(lián)通信能力由內(nèi)到外可分為三大層級：1）Die-to-Die（裸片間）互聯(lián)：發(fā)生在芯片封裝內(nèi)，實現(xiàn)芯片內(nèi)部不同功能模塊間的數(shù)據(jù)交換；2）Chip-to-Chip（片間）互聯(lián)：（機間）互聯(lián)：在服務(wù)器外部的通信，實現(xiàn)服務(wù)器-交換機、交換機-交換機之間的數(shù)據(jù)傳輸，并層層疊加形成數(shù)據(jù)中心集群的組網(wǎng)架構(gòu)。圖2：數(shù)據(jù)中心各層級互聯(lián)通信資料來源：CMC資本，數(shù)據(jù)中心性能提升方式主要有兩種：1）cl-p（向上/垂直擴展：通過增加單個系統(tǒng)的資源（如芯片算力、存力）以提升性能，即讓一個單一的系統(tǒng)變得更加強大；英偉達通過集成36GB200xDGXGB200橫向/水平擴展DGXSuperPOD8DGXGB200系統(tǒng)，并通過不斷的拓展來實現(xiàn)數(shù)萬顆GB200芯片的聚集。圖3：Scale-upVSScale-out資料來源：CMC資本，PCIeCPUGPUGB的數(shù)據(jù)傳輸GPUGPUDirectNVLinkRDMA等技術(shù)被大量應(yīng)用。NVLinkPCIe帶寬和傳輸瓶頸的問題，但是在較低速的連接需求中，PCIe依然是一種適合的解決方案。GPUDirect、RDMAInfiniBand通常在分布式系統(tǒng)GPUCXL1：不同傳輸技術(shù)使用情況對比互聯(lián)類型 互聯(lián)方案 技術(shù)拓展（實現(xiàn)） 功能描述 優(yōu)勢互聯(lián)類型 互聯(lián)方案 技術(shù)拓展（實現(xiàn)） 功能描述 優(yōu)勢單GPU卡

PCle 無 高速串行點對點雙通道高帶寬傳CXL CXLmemory 支持多種平臺的新型高速互聯(lián)技GPUDirectStorage GPUGPU

強高CPU問GPUDirect

GPUDirectP2PGPUDirect

GPU不需要數(shù)據(jù)暫存GPUDirect技術(shù)和RDMA技術(shù)結(jié)合，允許GPU直接訪RDMA的數(shù)據(jù)

無需CPU的參與而直接進行數(shù)據(jù)訪問直接在GPU和RDMA網(wǎng)絡(luò)設(shè)備進行數(shù)據(jù)傳輸和通信，顯著降低了延遲多GPU卡

NVSwitch 無 實現(xiàn)了單服務(wù)器8個GPU的全連接 擴展了NVLink在GPU連接數(shù)量上的限NVLink 無 連接多個GPU之間或GPU與其他設(shè)備 解決了PCle相對較低的傳輸帶寬問題RDMA

InfiniBand(IB)

RDMA問和數(shù)據(jù)傳輸

通過原生RDMA支持來快速訪問內(nèi)存和進行高效的數(shù)據(jù)傳輸實現(xiàn)RDMA功能來訪問遠程主機中的數(shù)RoCE 標(biāo)準(zhǔn)以太網(wǎng)上實現(xiàn)的RDMA據(jù)iWAPP 基于TPC/IP協(xié)議的RDMA實現(xiàn) 實現(xiàn)RDMA功能來高速訪問數(shù)據(jù)資料來源：《GPU數(shù)據(jù)庫實現(xiàn)技術(shù)發(fā)展演進》（劉鵬等人），二、互聯(lián)技術(shù)加速迭代，刺激運力芯片需求1、PCIeRetimer芯片PCIe2003互連技術(shù)發(fā)展3-4年翻倍增長，并保持良好的向后兼容特性。PCIe協(xié)議已由PCIe4.0PCIe5.016GT/s32GT/sPCIe6.0，傳輸速率將進64GT/s。表2：各個版本的PCIe傳輸速度表帶寬PCIe版本 時間 傳輸速（GT/s）單通道（MB/s）雙通道（GB/s）四通道（GB/s）八通道（GB/s）（GB/s）120032.5250.00.501.0002.0004.000220075.5500.01.002.0004.0008.000320108.0984.61.973.9387.87715.7544201716.01969.03.947.87715.75431.5085201932.03938.07.8815.75431.50863.0156202164.07877.015.7530.25060.500121.000資料來源：《GPU數(shù)據(jù)庫實現(xiàn)技術(shù)發(fā)展演進》（劉鵬等人），PCIeCPUGPUPCIePCIePC機、服務(wù)器、存儲系圖4：GrandTetonAI服務(wù)器中廣泛應(yīng)用PCIe進行CPU、GPU之間的高速互連資料來源：前沿技術(shù)，PCIePCIe3.0時代22dBPCIe4.028dB,PCIe5.036dB。MB trace lengthEnhancedFR4 TotallossMB trace lengthEnhancedFR4 Totallossbudget CPUPKGlossbudget EPPKGlossbudget PCB+ConnlossbudgetpossibleGen-322dB（8Gbps）3.5dB22dB（8Gbps）3.5dB2dB17dB17~35inGen-428dB（16Gbps）5dB3dB20dB8inGen-536dB9dB4dB23dB4in資料來源：AsteraLabs，PCIePCIe信號傳輸距離是業(yè)界面臨的重要問題。一PCB，但價格高昂，僅是主板就可能會帶來較大的成本增加，且并不能有效覆蓋多連接器應(yīng)用場景。表4：選用低損PCB的方案會帶來較大的成本增加UpgradeOption1UpgradeOption2UpgradeOption3PCBMaterialMegtron-4Megtron-6Megtron-7AdditionalPCBCost10~20美元100~175美元180~325美元（relativetoMegtron-2）TracelengthPossible（Gen-4）11in16in20inTracelengthPossible（Gen-5）5in7in10inRetimerPCIeRetimer芯片采用模擬信號和數(shù)字PCIe信號的完整性，增加高速信號的有效傳輸距離。工作流程 具體內(nèi)容表5：Retimer基本工作流程工作流程 具體內(nèi)容信號檢測 Retimer會對接收到的信號進行檢測，評估信號的質(zhì)量和完整性。信號處理 Retimer會對信號進行處理，包括去除噪聲、補償信號失真等操作，確保信號的清晰度信號再生 Retimer會根據(jù)需要重新生成信號，然后將其發(fā)送到下一個節(jié)點。透明傳輸 Retimer的操作在整個過程中，對于用戶來說是透明的，不會影響數(shù)據(jù)的完整性和一致性。資料來源：電科星拓，PCIeRetimerPCIePCIeRetimerPCIePCIe協(xié)RetimerPCIeCXL模式，更受用戶青睞。PCIe4.016GT/sPCIe5.0芯片PCIe5.0時代，PCIeRetimer芯片已成為行業(yè)主流解決方案。圖5：瀾起科技的Retimer芯片典型應(yīng)用場景資料來源：瀾起科技，AIC卡：AICAI加速、網(wǎng)絡(luò)加速RetimerRetimer的作用更為明顯，能顯著降低誤碼率，提高系統(tǒng)可靠性。圖6：服務(wù)器AIC卡中Retimer具體應(yīng)用資料來源：電科星拓，Retimer圖7：高性能服務(wù)器主板中Retimer具體應(yīng)用資料來源：電科星拓，GPUGPUCPU之間的高速數(shù)據(jù)傳輸更GPU圖8：GPU服務(wù)器中Retimer具體應(yīng)用資料來源：電科星拓，AIAIRetimer8塊GPU的主流I816顆CeRimrCeRimrGPU需求量的增加而持續(xù)擴大。圖9：AsteraLabs的AI服務(wù)器基板解決方案中8顆GPU配備了8顆Retimer芯片資料來源：AsteraLabs，合見工軟是國內(nèi)首家可為數(shù)字大芯片設(shè)計提供“EDA+IP+系統(tǒng)級”聯(lián)合解決方案的供應(yīng)商，IPIPD2DIP解決方案等，包括：針對芯UCIeUniVistaUCIeIPMemory接口UniVistaHBM3/EIPUniVistaDDR5IPUniVistaLPDDR5IPUniVistaRDMAIP；面向網(wǎng)絡(luò)接口，推出以太網(wǎng)、靈活以太網(wǎng)、InterlakenUniVistaEthernetControllerIPPCIeGen5完整解決方案等。合見工軟股東包括瀾起科技、卓勝微、韋豪創(chuàng)芯（韋爾股份旗下、聯(lián)發(fā)科、華勤技術(shù)等大廠。圖10：合見工軟高性能IP產(chǎn)品總覽資料來源：合見工軟，2、CXLMXC芯片CXL（ComputeExpressCXLDRAM模塊可能是未來人工智能時代中最具前景的內(nèi)存解決方案之一。優(yōu)勢 具體內(nèi)容表6：CXL技術(shù)優(yōu)勢優(yōu)勢 具體內(nèi)容更快的數(shù)據(jù)傳輸速度 CXL技術(shù)可以實現(xiàn)高達25GB/s的數(shù)據(jù)傳輸速度,比目前常用的PCIe4.0技術(shù)還要快。更低的延遲更高的能效更強的可擴展性

CXL技術(shù)可以將CPU、GPU、FPGA等計算設(shè)備與內(nèi)存直接連接,避免了傳統(tǒng)的I/O總線帶來的時延，從而實現(xiàn)更低的延遲，提高了計算效率。CXL持內(nèi)存虛擬化,可以根據(jù)應(yīng)用負(fù)載動態(tài)分配內(nèi)存資源，進一步提高了系統(tǒng)能效。CXL展性，為未來的應(yīng)用需求做好準(zhǔn)備。資料來源：電科星拓，2019CXL技術(shù)從公司內(nèi)部轉(zhuǎn)移到行業(yè)聯(lián)盟并首次公開討論該技術(shù)，CXL技CXL的生態(tài)已AMDCXLCXL2028150億美元。圖11：華為、英偉達、AMD、英特爾、三星、谷歌等大廠均已加入CXL聯(lián)盟資料來源：OCPGlobalSummit，在處理器互聯(lián)方面，CXL技術(shù)可以實現(xiàn)不同廠商的處理器之間的互聯(lián)，提高系統(tǒng)的整體性20231010%CPUCXL標(biāo)準(zhǔn)2027CPUCXLCXL市場的發(fā)展。圖12：CXL技術(shù)典型應(yīng)用資料來源：OCPGlobalSummit，MemoryExpanderControllerCXLJEDECDDR4DDR5CXL2.0PCIe5.0CPUCXL協(xié)議的設(shè)備提供高CPUCXL（TCO。MXCAIC擴展卡、背板及EDSFF內(nèi)圖13：MXC芯片主要應(yīng)用于內(nèi)存擴展及內(nèi)存池化領(lǐng)域資料來源：瀾起科技，MXC芯片目前的產(chǎn)品應(yīng)用形態(tài)主要有兩種：EDSFF模組、AIC（AddInCard）連接標(biāo)準(zhǔn)DDR5/4內(nèi)存模組。圖14：MXC芯片目前主要的兩種產(chǎn)品應(yīng)用形態(tài)之一：EDSFF模組資料來源：瀾起科技，圖15：MXC芯片目前主要的兩種產(chǎn)品應(yīng)用形態(tài)之一：AIC（AddInCard）連接標(biāo)準(zhǔn)DDR5/4內(nèi)存模組資料來源：瀾起科技，3、MRCD/MDB芯片AICPUCPU正是基于這種應(yīng)用需求而生。RDM（1）使用的是常規(guī)的DRM2與現(xiàn)有DDR5的帶寬。英特爾至強6性能核處理器全新引入速率高達8800MT/sMRDIMMDDR5（40T/sI%-3%。圖16：英特爾至強6性能核處理器全新引入速率高達8800MT/s的MRDIMM資料來源：Intel，MRCD、MDBMRDIMM的核心邏輯器件。MRDIMM工作原DRAMDRAM（RDIMM只能訪問一個陣列用來緩沖來自內(nèi)存控制器的地址、命令、時鐘、控制信號。圖17：MRDIMM內(nèi)存工作原理資料來源：HARDWAREUPGRADE，MRDIMM1MRCD10MDB芯片。隨著企業(yè)對高性能內(nèi)存的需求日益增加，MRDIMM技術(shù)通過提高內(nèi)存帶寬和降低延遲，能夠顯著提升數(shù)據(jù)中心的整體DDR5標(biāo)準(zhǔn)，便于在現(xiàn)有系統(tǒng)中進行升級和部署，使其成為未來數(shù)據(jù)中心內(nèi)MRDIMMMDB）芯片需求大幅增長。圖18：每個MRDIMM模組需要搭配1顆MRCD芯片及10顆MDB芯片資料來源：瀾起科技，4、NVLink傳輸NVLinkGPUPCIe相比,GPU系統(tǒng)提供更快速的替代方案。NVLinkNVIDIA顯卡。能夠?qū)崿F(xiàn)顯存和性能擴展，從而最大限度的滿足工作的負(fù)載要求。NVLinkGPUGPUCPU之間實現(xiàn)高速的連接帶寬。NVLink3層組成，分別是：物理層、數(shù)據(jù)鏈路層和傳輸層。表7：不同版本NVLink傳輸速度連接方式時間傳輸速率（Gb/s）實現(xiàn)架構(gòu)NVLink1.02016160PascalNVLink2.02019300VoltaNVLink3.02020600AmpereNVLink4.02022900HopperNVLink5.020241800Blackwell資料來源：英偉達，《GPU數(shù)據(jù)庫實現(xiàn)技術(shù)發(fā)展演進》（劉鵬等人），DGXH100GPU18900GB/s4NVSwitch芯片上，每個NVSwitch4-5OSFPOSFP8100Gbps/800Gbps，最終實現(xiàn)高速數(shù)據(jù)傳輸。圖19：英偉達DGXH100服務(wù)器架構(gòu)資料來源：《RevolutionizingAIServers:UnravelingtheInnovationsinInterfaceInterconnectionChipTechnology》，5、以太網(wǎng)Ethernet，是一種有線局域網(wǎng)通訊協(xié)議，應(yīng)用于不同設(shè)備之間的通信傳輸。自197340圖20：以太網(wǎng)五大應(yīng)用資料來源：EthernetAlliance，表8：以太網(wǎng)五大應(yīng)用具體內(nèi)容序號 應(yīng)用領(lǐng)域 具體內(nèi)容序號 應(yīng)用領(lǐng)域 具體內(nèi)容企業(yè)應(yīng)用數(shù)據(jù)中心

近年來電信運營商一直在推動高速以太網(wǎng)解決方案。路由器連接、EPON、光傳輸網(wǎng)絡(luò)(OTN)設(shè)備的客戶端光5G距離發(fā)展。EthermetAlliance202015和互操作性，可為同時提供數(shù)據(jù)和電力傳輸，極大程度上降低車輛的成本和重量。157000/IEEE802.3cg10Mb/s201010GbE25GbE50GbE100、200400GbE資料來源：裕太微，10G以上多采用光纖。光纖具有傳導(dǎo)損圖21：以太網(wǎng)技術(shù)發(fā)展路線圖資料來源：EthernetAlliance，圖22：以太網(wǎng)幾乎覆蓋所有層級的網(wǎng)絡(luò)需求資料來源：Intel，以太網(wǎng)交換設(shè)備為用于網(wǎng)絡(luò)信息交換的網(wǎng)絡(luò)設(shè)備，是實現(xiàn)各種類型網(wǎng)絡(luò)終端互聯(lián)互通的關(guān)CPUPHYPCB/CPU為最核心部件。以太網(wǎng)交換芯片為用于交換處理大量數(shù)據(jù)及報文轉(zhuǎn)發(fā)性集合組成，在協(xié)同工作的同時保持極高的數(shù)據(jù)處理能力，因此其架構(gòu)實現(xiàn)具有復(fù)雜性。CPU是用來管理登錄、協(xié)議交互的控制的通用