第5章-存-儲(chǔ)-器電子教案

第5章

存儲(chǔ)器隨機(jī)存儲(chǔ)器（RAM）和只讀存儲(chǔ)器（ROM）半導(dǎo)體存儲(chǔ)器(內(nèi)存儲(chǔ)器、一般采用MOS管）5.1隨機(jī)存儲(chǔ)器5.1.1靜態(tài)隨機(jī)存儲(chǔ)器（SRAM）一、六管靜態(tài)基本存儲(chǔ)單元電路二、SRAM的內(nèi)部組織6116邏輯符號(hào)2114邏輯符號(hào)按位擴(kuò)充四、SRAM的外部組織按位擴(kuò)充字節(jié)擴(kuò)充5.1.2動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）一、單管靜態(tài)基本存儲(chǔ)單元電路2164邏輯符號(hào)二、ＤRAM的典型例子5.28086對(duì)存儲(chǔ)器的讀/寫時(shí)序一讀周期二寫周期5.3只讀存儲(chǔ)器（ROM）5.3.1只讀存儲(chǔ)器的結(jié)構(gòu)、特點(diǎn)和分類一掩摸ROM二可編程ROM（PROM）三紫外線可編程ROM（EPROM）四電可擦除PROM（EEPROM）5.3.2只讀存儲(chǔ)器典型產(chǎn)品舉例5.4存儲(chǔ)器地址譯碼方式及譯碼電路的設(shè)計(jì)5.4.1全地址譯碼方式（全譯碼選擇方式）５.4.2部分地址譯碼方式和線選擇方式線選法部分譯碼5.4.3存儲(chǔ)器的地址譯碼電路一、專用譯碼電路的地址譯碼器二、ROM譯碼器5.5存儲(chǔ)器與CPU的連接在存儲(chǔ)器與CPU（系統(tǒng)總線）的連接時(shí)，應(yīng)具體考慮如下幾個(gè)實(shí)際問題：①根據(jù)系統(tǒng)要求選擇哪一種合適的存儲(chǔ)器芯片；②系統(tǒng)總線的負(fù)載能力是否滿足要求；③采用何種存儲(chǔ)器的地址譯碼方式，采用什么樣的譯碼電路；④當(dāng)存儲(chǔ)器的速度跟不上CPU的工作速度時(shí)，如何設(shè)計(jì)等待電路，使存儲(chǔ)器速度和CPU的速度相匹配。8088微處理器總線負(fù)載能力為：輸出高電平電流—-400uA輸出低電平電流—2mA允許負(fù)載電容（交流）—100PF。2764輸入電流Iin=10uA輸出電流Iout=10uA,直流負(fù)載要求。電容負(fù)載C=12PF（交流負(fù)載要求）。直流負(fù)載8088CPU掛接40片（400uA/10uA）。交流負(fù)載8088CPU掛接8片（100PF/12PF）。增加驅(qū)動(dòng)器74LS244和74LS245。提高10倍，但增加20ns附加總線延時(shí)。5.5.1存儲(chǔ)器芯片負(fù)載要求的計(jì)算5.5.2存儲(chǔ)器的譯碼電路設(shè)計(jì)（略）5.5.3總線驅(qū)動(dòng)器的使用5.5.4微處理器與慢速存儲(chǔ)器的連接

存儲(chǔ)器的圖片例題1：

下圖為8086存儲(chǔ)器的部分電路接線圖。問（1）M1的尋址范圍＝

？（2）M0的尋址范圍＝

？