計(jì)算機(jī)組成原理知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋棗莊學(xué)院

計(jì)算機(jī)組成原理知到智慧樹(shù)章節(jié)測(cè)試課后答案2024年秋棗莊學(xué)院緒論單元測(cè)試

本課程主要講解的是最先進(jìn)計(jì)算機(jī)的組成與工作原理（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)本課程主要學(xué)習(xí)的當(dāng)前計(jì)算機(jī)人共同基本的組成與工作原理。（）

A:對(duì)B:錯(cuò)

答案:對(duì)計(jì)算機(jī)系統(tǒng)是硬件和軟件系統(tǒng)的綜合體。（）

A:對(duì)B:錯(cuò)

答案:對(duì)本課程的學(xué)習(xí)目標(biāo)是建立計(jì)算機(jī)系統(tǒng)的整機(jī)概念，理解軟件硬件的關(guān)系和邏輯的等價(jià)性。（）

A:錯(cuò)B:對(duì)

答案:對(duì)本課程的在計(jì)算機(jī)專(zhuān)業(yè)體系中是專(zhuān)業(yè)基礎(chǔ)課程。（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第一章單元測(cè)試

計(jì)算機(jī)軟件分為兩大類(lèi)，他們是（）。

A:操作系統(tǒng)與應(yīng)用軟件

B:系統(tǒng)軟件與應(yīng)用軟件

C:操作系統(tǒng)與CAD軟件

D:操作系統(tǒng)與系統(tǒng)軟件

答案:系統(tǒng)軟件與應(yīng)用軟件

在計(jì)算機(jī)系統(tǒng)中，硬件在功能實(shí)現(xiàn)上比軟件強(qiáng)的是()。

A:速度快

B:成本低

C:靈活性強(qiáng)

D:實(shí)現(xiàn)容易

答案:速度快

在下列的描述中，最能準(zhǔn)確反映計(jì)算機(jī)主要功能的是()。

A:計(jì)算機(jī)可以存儲(chǔ)大量的信息

B:計(jì)算機(jī)可以代替人的腦力勞動(dòng)

C:計(jì)算機(jī)是一種信息處理機(jī)

D:計(jì)算機(jī)可以實(shí)現(xiàn)高速運(yùn)算

答案:計(jì)算機(jī)可以實(shí)現(xiàn)高速運(yùn)算

現(xiàn)代計(jì)算機(jī)組織結(jié)構(gòu)是以()為中心，其基本結(jié)構(gòu)遵循馮?諾依曼思想。

A:存儲(chǔ)器

B:控制器

C:運(yùn)算器

D:寄存器

答案:存儲(chǔ)器

馮?諾依曼原理的基本思想是（）

A:采用二進(jìn)制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成。

B:指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實(shí)現(xiàn)。

C:將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)完成計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡(jiǎn)稱(chēng)存儲(chǔ)程序控制）的概念。

D:計(jì)算機(jī)由存儲(chǔ)器.運(yùn)算器.控制器.輸入設(shè)備和輸出設(shè)備五大基本部件組成，并規(guī)定了5部分的基本功能。

答案:采用二進(jìn)制形式表示數(shù)據(jù)和指令。指令由操作碼和地址碼組成。

；指令的執(zhí)行是順序的，即一般按照指令在存儲(chǔ)器中存放的順序執(zhí)行，程序分支由轉(zhuǎn)移指令實(shí)現(xiàn)。

；將程序和數(shù)據(jù)存放在存儲(chǔ)器中，使計(jì)算機(jī)在工作時(shí)從存儲(chǔ)器取出指令加以執(zhí)行，自動(dòng)完成計(jì)算任務(wù)。這就是“存儲(chǔ)程序”和“程序控制”（簡(jiǎn)稱(chēng)存儲(chǔ)程序控制）的概念。

；計(jì)算機(jī)由存儲(chǔ)器.運(yùn)算器.控制器.輸入設(shè)備和輸出設(shè)備五大基本部件組成，并規(guī)定了5部分的基本功能。

理解計(jì)算機(jī)的概念，應(yīng)從以下（）方面理解。

A:由硬件和軟件組成

B:具有算邏運(yùn)算能力，基本運(yùn)算操作是算術(shù)和邏輯運(yùn)算

C:處理各種數(shù)字化信息，計(jì)算機(jī)以二進(jìn)制編碼作為數(shù)字化編碼及運(yùn)算的基礎(chǔ)

D:計(jì)算機(jī)是快速工具，主要取決于兩個(gè)因素：一是電子器件，二是存儲(chǔ)程序

E:不需要人的直接干預(yù)，說(shuō)明具有自動(dòng)化能力，其前提是存儲(chǔ)程序

F:以電子器件為物質(zhì)基礎(chǔ)，即研究的對(duì)象是電子數(shù)字計(jì)算機(jī)（DigitalComputer）

答案:由硬件和軟件組成

；具有算邏運(yùn)算能力，基本運(yùn)算操作是算術(shù)和邏輯運(yùn)算

；處理各種數(shù)字化信息，計(jì)算機(jī)以二進(jìn)制編碼作為數(shù)字化編碼及運(yùn)算的基礎(chǔ)

；計(jì)算機(jī)是快速工具，主要取決于兩個(gè)因素：一是電子器件，二是存儲(chǔ)程序

；不需要人的直接干預(yù)，說(shuō)明具有自動(dòng)化能力，其前提是存儲(chǔ)程序

；以電子器件為物質(zhì)基礎(chǔ)，即研究的對(duì)象是電子數(shù)字計(jì)算機(jī)（DigitalComputer）

計(jì)算機(jī)系統(tǒng)的主要技術(shù)指標(biāo)有（）

A:數(shù)據(jù)通路寬度

B:機(jī)器字長(zhǎng)

C:主存儲(chǔ)器容量

D:運(yùn)算速度

答案:數(shù)據(jù)通路寬度

；機(jī)器字長(zhǎng)

；主存儲(chǔ)器容量

；運(yùn)算速度

第二章單元測(cè)試

下列有關(guān)總線的敘述中，錯(cuò)誤的是()。

A:總線是一組共享的信息傳輸線

B:系統(tǒng)總線始終由CPU控制和管理

C:同步總線一定有時(shí)鐘信號(hào)線，用于總線操作的定時(shí)

D:系統(tǒng)總線中有地址、數(shù)據(jù)和控制3組傳輸線

答案:系統(tǒng)總線始終由CPU控制和管理

假定一個(gè)同步總線的工作頻率為40Mhz，總線中有64位數(shù)據(jù)線，每個(gè)總線時(shí)鐘傳輸一次數(shù)據(jù)，則該總線的最大數(shù)據(jù)傳輸率為()。

A:66MB/s

B:320MB/s

C:1320MB/s

D:2560MB/s

答案:320MB/s

系統(tǒng)總線中控制線的主要功能是()。

A:提供時(shí)序信號(hào)

B:提供定時(shí)信號(hào)、操作命令和各種請(qǐng)求/回答信號(hào)等

C:提供主存和IO模塊的回答信號(hào)

D:提供數(shù)據(jù)信息

答案:提供定時(shí)信號(hào)、操作命令和各種請(qǐng)求/回答信號(hào)等

以下總線裁決控制方式中，()方式對(duì)電路故障最敏感。

A:計(jì)數(shù)器定時(shí)查詢

B:鏈?zhǔn)讲樵?/p>

C:自舉分布

D:獨(dú)立請(qǐng)求

答案:鏈?zhǔn)讲樵?/p>

假定有n個(gè)設(shè)備掛接在總線上，采用獨(dú)立請(qǐng)求方式時(shí)需要的總線請(qǐng)求線的條數(shù)為()。

A:2n

B:n

C:1

D:2

答案:n

在計(jì)數(shù)器定時(shí)查詢方式下，若每次計(jì)數(shù)都從0開(kāi)始，則()。

A:每個(gè)設(shè)備的優(yōu)先級(jí)均等

B:設(shè)備號(hào)小的設(shè)備優(yōu)先級(jí)高

C:每個(gè)設(shè)備的優(yōu)先級(jí)隨機(jī)變化

D:設(shè)備號(hào)大的設(shè)備優(yōu)先級(jí)高

答案:設(shè)備號(hào)小的設(shè)備優(yōu)先級(jí)高

以下有關(guān)總線標(biāo)準(zhǔn)的敘述中，錯(cuò)誤的是()。

A:引入總線標(biāo)準(zhǔn)便于設(shè)備互換和新設(shè)備的添加

B:主板上的處理器總線和存儲(chǔ)器總線通常是專(zhuān)用總線

C:IO總線通常是標(biāo)準(zhǔn)總線，所以PCI總線是標(biāo)準(zhǔn)總線

D:串行總線的數(shù)據(jù)傳輸率一定比并行總線的數(shù)據(jù)傳輸率低

答案:串行總線的數(shù)據(jù)傳輸率一定比并行總線的數(shù)據(jù)傳輸率低

總線結(jié)構(gòu)的主要優(yōu)點(diǎn)是便于實(shí)現(xiàn)系統(tǒng)的模塊化，其缺點(diǎn)是()。

A:傳輸?shù)牡刂泛蛿?shù)據(jù)信息不能同時(shí)出現(xiàn)

B:不能同時(shí)使用兩個(gè)總線主設(shè)備

C:傳輸?shù)牡刂泛涂刂菩畔⒉荒芡瑫r(shí)出現(xiàn)

D:不能同時(shí)使用多于兩個(gè)總線設(shè)備

答案:不能同時(shí)使用兩個(gè)總線主設(shè)備

“總線忙”信號(hào)由（）建立。

A:獲得總線控制權(quán)的設(shè)備

B:發(fā)出“總線請(qǐng)求”的設(shè)備

C:總線控制器

D:CPU

答案:獲得總線控制權(quán)的設(shè)備

假定異步通信格式規(guī)定一幀數(shù)據(jù)：7位數(shù)據(jù)位、1位終止位、1個(gè)校驗(yàn)位，假設(shè)波特率為1000bps，則比特率為（）。

A:1000bps

B:800bps

C:1200bps

D:900bps

答案:800bps

按時(shí)序控制方式分，總線可分為串行總線和并行總線。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)系統(tǒng)總線是由地址總線、數(shù)據(jù)總線和控制總線組成，因此它們是三總線結(jié)構(gòu)的。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)串行通信只能采用異步方式。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)總線周期是指：任意總線設(shè)備為獲取總線控制權(quán)而等待的時(shí)間與占用總線的時(shí)間之和。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)組成總線不僅要有傳輸信息的傳輸線，還應(yīng)有實(shí)現(xiàn)總線傳輸控制的器件，即總線緩沖器和總線控制器。（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第三章單元測(cè)試

下面（）存儲(chǔ)器是目前已被淘汰的存儲(chǔ)器。

A:半導(dǎo)體存儲(chǔ)器

B:光盤(pán)存儲(chǔ)器

C:磁芯存儲(chǔ)器

D:磁表面存儲(chǔ)器

答案:磁芯存儲(chǔ)器

若SRAM芯片的容量為2K*4位，則地址和數(shù)據(jù)引腳的數(shù)目分別是（）。

A:11,4

B:11，8

C:10，4

D:10，8

答案:11,4

若計(jì)算機(jī)字長(zhǎng)32位，主存地址空間大小是64KB，按半字編址，則主存尋址范圍是（）。

A:0~64K-1

B:0~32KB-1

C:0~32K-1

D:0~64KB-1

答案:0~32K-1

某一DRAM芯片其容量為16K×1，該芯片地址線與數(shù)據(jù)線的最小引腳數(shù)目應(yīng)為()。

A:12

B:15

C:8

D:10

答案:8

由2K×4的芯片組成容量為4KB的存儲(chǔ)器需要()片這樣的存儲(chǔ)芯片。

A:16

B:4

C:8

D:2

答案:4

有一主存-cache層次的存儲(chǔ)器，其主存容量為1MB，cache容量為16KB，每字塊有8個(gè)字，每字32位，采用直接映像方式，若主存地址為35301H，且CPU訪問(wèn)cache命中，則在cache的第（）(十進(jìn)制表示)字塊中(cache起始字塊為第0字塊)。

A:151

B:153

C:154

D:152

答案:152

在cache存儲(chǔ)器系統(tǒng)中，當(dāng)程序正在執(zhí)行時(shí)，由（）完成地址變換。

A:程序員

B:操作系統(tǒng)

C:硬件和軟件

D:硬件

答案:硬件

因?yàn)閯?dòng)態(tài)存儲(chǔ)器是破壞性讀出，所以在不訪問(wèn)動(dòng)態(tài)存儲(chǔ)器時(shí)不用刷新。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)因?yàn)榘雽?dǎo)體存儲(chǔ)器加電后才能存儲(chǔ)數(shù)據(jù)，斷電后數(shù)據(jù)就丟失了，因此EPROM做成的存儲(chǔ)器，加電后必須重寫(xiě)原來(lái)的內(nèi)容。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)CPU訪問(wèn)存儲(chǔ)器的時(shí)間是由存儲(chǔ)器的容量決定的，存儲(chǔ)器容量越大，訪問(wèn)存儲(chǔ)器所需的時(shí)間越長(zhǎng)。（）

A:錯(cuò)B:對(duì)

答案:錯(cuò)微機(jī)使用過(guò)程中，如果突然斷電，RAM和ROM中保存的信息會(huì)全部丟失。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第四章單元測(cè)試

在程序查詢的輸入輸出系統(tǒng)中，假設(shè)不考慮處理時(shí)間，每一個(gè)查詢操作需要100個(gè)時(shí)鐘周期，CPU的時(shí)鐘頻率為50MHz。CPU對(duì)鼠標(biāo)每秒進(jìn)行30次查詢，則CPU對(duì)鼠標(biāo)查詢所花費(fèi)的時(shí)間比率為()。

A:0.01%

B:0.006%

C:0.001%

D:0.06%

答案:0.006%

I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是()。

A:控制指令

B:訪存指令

C:程序指令

D:輸入輸出指令

答案:輸入輸出指令

禁止中斷的功能可以由（）來(lái)完成。

A:中斷觸發(fā)器

B:中斷禁止觸發(fā)器

C:中斷允許觸發(fā)器

D:中斷屏蔽觸發(fā)器

答案:中斷允許觸發(fā)器

某中斷系統(tǒng)中每抽取一個(gè)輸入數(shù)據(jù)就要中斷CPU一次。中斷處理程序接收取樣的數(shù)據(jù)，將其放到存儲(chǔ)器內(nèi)保留的緩沖區(qū)中。該中斷處理需要x秒。另一方面，緩沖區(qū)內(nèi)每存儲(chǔ)N個(gè)數(shù)據(jù)，主程序就將其取出進(jìn)行處理，花費(fèi)y秒。因此該系統(tǒng)可以跟蹤到每秒()次的中斷請(qǐng)求。

A:N/(X+Y)N

B:min[1/X,N/Y]

C:N/(N×X+Y)

D:(N+1)/(N×X+Y)

答案:N/(N×X+Y)

設(shè)備的編址方式分為單獨(dú)編址和存儲(chǔ)器統(tǒng)一編址兩種。（）

A:錯(cuò)B:對(duì)

答案:對(duì)

第五章單元測(cè)試

負(fù)零的補(bǔ)碼表示是（）。

A:1000…0

B:1111…1

C:0111…1

D:0000…0

答案:0000…0

［X］補(bǔ)=X0X1…Xn(n為整數(shù))，它的模為（）。

A:2^(n)+1

B:2^(n)

C:2^(n+1)

D:2^(n-1)

答案:2^(n+1)

下列關(guān)于補(bǔ)碼和移碼關(guān)系的敘述中，（）是不正確的。

A:相同位數(shù)的補(bǔ)碼和移碼表示具有相同的數(shù)據(jù)表示范圍

B:同一個(gè)數(shù)的補(bǔ)碼和移碼表示，其數(shù)值部分相同，而符號(hào)位相反

C:零的補(bǔ)碼和移碼的表示相同

D:一般用移碼表示浮點(diǎn)數(shù)的階，而補(bǔ)碼表示定點(diǎn)數(shù)

答案:零的補(bǔ)碼和移碼的表示相同

設(shè)x為真值，x*為絕對(duì)值，說(shuō)明[-x*]補(bǔ)=[-x]補(bǔ)在（）時(shí)候成立。

A:任何時(shí)候都不成立

B:當(dāng)x為負(fù)數(shù)時(shí)成立

C:任何時(shí)候都成立

D:當(dāng)x為正數(shù)時(shí)成立

答案:當(dāng)x為正數(shù)時(shí)成立

61下面那個(gè)選項(xiàng)是+1011與-0101相加的補(bǔ)碼結(jié)果（）。

A:1,0110

B:0,0110

C:+0110

D:1,0101

答案:0,0110

在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過(guò)（）來(lái)實(shí)現(xiàn)。

A:補(bǔ)碼運(yùn)算的二進(jìn)制減法器

B:補(bǔ)碼運(yùn)算的二進(jìn)制加法器

C:原碼運(yùn)算的二進(jìn)制減法器

D:反碼運(yùn)算的二進(jìn)制加法器

答案:補(bǔ)碼運(yùn)算的二進(jìn)制加法器

若浮點(diǎn)數(shù)用補(bǔ)碼表示，則判斷運(yùn)算結(jié)果是否為規(guī)格化數(shù)的方法是（）。

A:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異

B:階符與數(shù)符相同

C:階符與數(shù)符相異

D:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相同

答案:數(shù)符與尾數(shù)小數(shù)點(diǎn)后第一位數(shù)字相異

已知A=0.1011,B=-0.0101，則[A+B]補(bǔ)為（）。

A:0.0110

B:1.1011

C:1.0110

D:0.1101

答案:0.0110

在8位計(jì)算機(jī)中,下列關(guān)于十六進(jìn)制數(shù)3AH和7CH進(jìn)行加法運(yùn)算的描述中,正確的是（）。

A:按有符號(hào)和無(wú)符號(hào)加都溢出

B:按有符號(hào)數(shù)加溢出

C:按字符相加不溢出

D:按無(wú)符號(hào)數(shù)相加不溢出

答案:按有符號(hào)數(shù)加溢出

；按字符相加不溢出

；按無(wú)符號(hào)數(shù)相加不溢出

若采用雙符號(hào)位補(bǔ)碼運(yùn)算，運(yùn)算結(jié)果的符號(hào)位為10，下列結(jié)論中錯(cuò)誤的是（）。

A:運(yùn)算結(jié)果溢出，結(jié)果為負(fù)數(shù)

B:運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)

C:產(chǎn)生了上溢

D:產(chǎn)生了下溢

答案:運(yùn)算結(jié)果溢出，結(jié)果為正數(shù)

；產(chǎn)生了上溢

下列關(guān)于IEEE754規(guī)范化浮點(diǎn)數(shù)乘法運(yùn)算，正確的描述是（）。

A:乘法結(jié)果最多只需向右移動(dòng)1位，即可實(shí)現(xiàn)對(duì)尾數(shù)的規(guī)格化處理

B:乘法結(jié)果也可能要進(jìn)行左移規(guī)格化處理

C:需要先對(duì)兩個(gè)浮點(diǎn)數(shù)進(jìn)行對(duì)階操作，使兩者的階碼對(duì)齊

D:乘法結(jié)果中，階碼的代碼為全1時(shí),尾數(shù)的代碼也可能不是為全0

答案:乘法結(jié)果也可能要進(jìn)行左移規(guī)格化處理

浮點(diǎn)數(shù)加減運(yùn)算過(guò)程一般包括對(duì)階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均包含2位符號(hào)位）。若有兩個(gè)數(shù)X=2^*29/32,Y=2^5*5/8，則用浮點(diǎn)加法計(jì)算X+Y的最終結(jié)果是（）。

A:010000010001

B:001110100010

C:溢出

D:001111100010

答案:溢出

將補(bǔ)碼的符號(hào)位改用多位來(lái)表示，就變成變形補(bǔ)碼，一個(gè)用雙符號(hào)位表示的變形補(bǔ)碼11.1010是正數(shù)。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)定點(diǎn)補(bǔ)碼運(yùn)算時(shí)，其符號(hào)位不參與運(yùn)算。（）

A:對(duì)B:錯(cuò)

答案:錯(cuò)

第六章單元測(cè)試

以下有關(guān)指令系統(tǒng)的說(shuō)法中錯(cuò)誤的是（）。

A:指令系統(tǒng)和機(jī)器語(yǔ)言是無(wú)關(guān)的。

B:指令系統(tǒng)是一臺(tái)機(jī)器硬件能執(zhí)行的指令全體

C:指令系統(tǒng)是計(jì)算機(jī)軟件、硬件的界面

D:任何程序運(yùn)行前都要先轉(zhuǎn)化為機(jī)器語(yǔ)言

答案:指令系統(tǒng)和機(jī)器語(yǔ)言是無(wú)關(guān)的。

關(guān)于二地址指令以下敘述正確的是（）。

A:二地址指令中，指令的地址碼字段存放的一定是操作數(shù)

B:二地址指令中，指令的地址碼字段存放的一定是操作數(shù)地址

C:二地址指令中，運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中

D:二地址指令中，指令的地址碼字段存放的一定是寄存器號(hào)

答案:二地址指令中，運(yùn)算結(jié)果通常存放在其中一個(gè)地址碼所提供的地址中

某計(jì)算機(jī)為定長(zhǎng)指令字結(jié)構(gòu)，采用擴(kuò)展操作碼編碼方式，指令字長(zhǎng)度為16位，每個(gè)地址碼占4位，三地址指令15條，二地址指令8條，一地址指令127條，則剩下零地址指令最多有（）條。

A:16

B:31

C:15

D:32

答案:16

某指令系統(tǒng)有200條指令，對(duì)操作碼采用固定長(zhǎng)度二進(jìn)制編碼，最少需要用（）位。

A:16

B:32

C:4

D:8

答案:8

程序控制類(lèi)指令的功能是（）

A:進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算

B:改變程序執(zhí)行的順序

C:進(jìn)行CPU與IO設(shè)備之間的數(shù)據(jù)傳送

D:進(jìn)行主存與CPU之間的數(shù)據(jù)傳送

答案:改變程序執(zhí)行的順序

下列（）不屬于程序控制指令。

A:條件轉(zhuǎn)移指令

B:循環(huán)指令

C:中斷隱指令

D:無(wú)條件轉(zhuǎn)移指令

答案:中斷隱指令

寄存器間接尋址方式的操作數(shù)存儲(chǔ)在（）中

A:通用寄存器

B:堆棧

C:程序計(jì)數(shù)器

D:存儲(chǔ)單元

答案:存儲(chǔ)單元

假設(shè)寄存器R中的數(shù)值為200，主存地址為200和300的地址單元中存效的內(nèi)容分別是300和400，則（）方式下訪問(wèn)到的操作數(shù)為200。

A:寄存器尋址R

B:寄存器間接尋址（R）

C:直接尋址200

D:存儲(chǔ)器間接尋址（200）

答案:寄存器尋址R

指令系統(tǒng)中采用不同尋址方式的目的是（）。

A:實(shí)現(xiàn)程序控制

B:三者都正確

C:可降低指令譯碼的復(fù)雜度

D:可縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程的靈活性

答案:三者都正確

直接尋址的無(wú)條件轉(zhuǎn)移指令的功能是將指令中的地址碼送入（）。

A:地址寄存器MAR

B:累加器ACC

C:指令寄存器IR

D:程序計(jì)數(shù)器PC

答案:程序計(jì)數(shù)器PC

某機(jī)器指令字長(zhǎng)為16位，主存按字節(jié)編址，取指令時(shí)，每取一個(gè)字節(jié)PC自動(dòng)加1，當(dāng)前指令地址為2000H，指令內(nèi)容為相對(duì)尋址的的無(wú)條件轉(zhuǎn)移指令，指令中的形式地址為40H，那么取指令后及指令執(zhí)行后PC內(nèi)容為（）。

A:2000H2040H

B:2002H2042H

C:2000H2042H

D:2002H2040H

答案:2002H2042H

第七章