《電工電子技術(shù)簡明教程》課件-第11章

項目11集成觸發(fā)器與時序邏輯電路11.1觸發(fā)器11.2時序邏輯電路實訓(xùn)任務(wù)八路搶答器電路的制作與調(diào)試練習(xí)題

知識目標(biāo)

(1)了解觸發(fā)器和時序邏輯電路的概念。

(2)熟悉常用集成觸發(fā)器的型號和應(yīng)用,能根據(jù)任務(wù)要求選擇合適的觸發(fā)器。

(3)掌握常用時序邏輯電路的型號和功能。

技能目標(biāo)

(1)能用十進(jìn)制計數(shù)器和門電路實現(xiàn)任意進(jìn)制計數(shù)器。

(2)能按照邏輯電路圖選擇器件,制作完成有實際應(yīng)用功能的八路搶答器電路。

11.1觸發(fā)器

圖11－1與非門構(gòu)成的基本RS觸發(fā)器

2.基本RS觸發(fā)器的邏輯功能

對電路進(jìn)行分析可知:

3.時序圖

時序圖又叫作序列圖、循序圖、順序圖,它通過波形來描述輸入信號和輸出信號之間的對應(yīng)關(guān)系。圖11－2就是一個基本RS觸發(fā)器的時序圖。圖11－2基本RS觸發(fā)器的時序圖

11.1.3同步觸發(fā)器

由時鐘控制的觸發(fā)器叫作同步觸發(fā)器,同步觸發(fā)器又分為RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器等。

1.同步RS觸發(fā)器

在基本RS觸發(fā)器的基礎(chǔ)上,再加上兩個與非門即可構(gòu)成同步RS觸發(fā)器,其邏輯圖和邏輯符號如圖11－3所示。S為置位輸入端,R為復(fù)位輸入端,CP為時鐘脈沖輸入端。圖11－3同步RS觸發(fā)器

由以上分析,可畫出同步RS觸發(fā)器的特性表如表11－2所示。

同步RS觸發(fā)器的特性方程為

同步RS觸發(fā)器的時序圖如圖11－4所示,可以看出,觸發(fā)器狀態(tài)的改變不但和輸入信號有關(guān)系,而且決定于時鐘信號的到來。圖11－4同步RS觸發(fā)器的時序圖

圖11－5同步JK觸發(fā)器

表11－3給出了JK觸發(fā)器的特性表。

JK觸發(fā)器的特性方程為

JK觸發(fā)器的時序圖如圖11－6所示。圖11－6JK觸發(fā)器的時序圖

3.同步D觸發(fā)器

為了克服同步RS觸發(fā)器的輸入端R、S不能同時取1的不足,并且有時也需要只有一個輸入端的觸發(fā)器,于是將RS觸發(fā)器G3

門的輸出與輸入端R相連,并把輸入端S更名為

D接成圖11－7(a)所示的形式,這樣就構(gòu)成了只有單輸入端的D觸發(fā)器,它的邏輯符號如圖11－7(b)所示。圖11－7同步D觸發(fā)器

由特性方程式可見,當(dāng)CP=1時,如果D=0,無論D觸發(fā)器的原態(tài)為0或1,D觸發(fā)器輸出均為0;如果D=1,無論D觸發(fā)器的原態(tài)為0或1,D觸發(fā)器輸出均為1。D觸發(fā)器

的特性表如表11－4所示。

D觸發(fā)器的時序圖如圖11－8所示。圖11－8D觸發(fā)器的時序圖

4.T和T‘觸發(fā)器

如果把JK觸發(fā)器的兩個輸入端J和K相連,并把相連后的輸入端用T表示,就構(gòu)成了T觸發(fā)器,如圖11－9所示。圖11－9T觸發(fā)器的邏輯圖

如果在T觸發(fā)器中令T=1,則得特性方程為

此式表明:每輸入一個時鐘脈沖,觸發(fā)器的狀態(tài)就翻轉(zhuǎn)一次。這種只具有翻轉(zhuǎn)功能的觸發(fā)器稱為T'觸發(fā)器。

同步觸發(fā)器有一些共同特點:在時鐘脈沖CP=0期間,觸發(fā)器的狀態(tài)不受輸入信號的影響,保持原狀態(tài)不變;在CP=1期間,隨著輸入信號的變化,觸發(fā)器的狀態(tài)隨之變化,這種觸發(fā)方式稱為電平觸發(fā)方式。

觸發(fā)器在CP=1期間,輸出狀態(tài)僅翻轉(zhuǎn)一次,稱為可靠翻轉(zhuǎn)。如果在CP=1期間,輸入信號多次發(fā)生變化,觸發(fā)器的輸出也會發(fā)生相應(yīng)的多次翻轉(zhuǎn),這種現(xiàn)象稱為“空翻”。

觸發(fā)器的空翻現(xiàn)象對于實際應(yīng)用是不允許的。為了避免空翻的出現(xiàn),可以將電路在結(jié)構(gòu)上加以改進(jìn),使用主從觸發(fā)器和邊沿觸發(fā)器。

圖11－10主從JK觸發(fā)器

2.邊沿觸發(fā)器

在實際中使用的觸發(fā)器都采用集成觸發(fā)器,早期生產(chǎn)的集成JK觸發(fā)器大多數(shù)是主從型的,如7472、7473、7476等都是TTL主從JK觸發(fā)器的產(chǎn)品。但由于主從JK觸發(fā)器的工作速度慢且易受噪聲干擾,所以我國目前只保留有CT2072和CT1111兩個品種的主從JK觸發(fā)器。

1)邊沿D觸發(fā)器

邊沿D觸發(fā)器又稱為維持阻塞D觸發(fā)器。圖11－11是維持阻塞D觸發(fā)器的邏輯符號。圖1－11維持阻塞D觸發(fā)器的邏輯符號

邊沿D觸發(fā)器的特性表如表11－6所示。

圖11－12雙D集成觸發(fā)器74LS74的外引線排列圖

2)邊沿JK觸發(fā)器

邊沿JK觸發(fā)器的邏輯符號如圖11－13所示。圖11－13邊沿觸發(fā)的JK觸發(fā)器的邏輯符號

需要特別說明的是,D觸發(fā)器和JK觸發(fā)器都有CP上升沿觸發(fā)和下降沿觸發(fā)的產(chǎn)品,只不過大部分D觸發(fā)器是CP上升沿觸發(fā),而大部分JK觸發(fā)器是CP下降沿觸發(fā)。表11－7是下降沿觸發(fā)型JK觸發(fā)器的邏輯功能表。

下降沿觸發(fā)型JK觸發(fā)器的其特性方程為

集成JK觸發(fā)器74HC112為雙下降沿JK觸發(fā)器,其引腳排列如圖11－14所示。圖11－

14雙下降沿JK觸發(fā)器74HC112的引腳排列圖

用一片74HC112可以組成圖11－15所示的單按鈕電子開關(guān)電路,通過繼電器KA,可以控制其他電器的工作狀態(tài),如臺燈、電風(fēng)扇,等等。圖11－15用雙下降沿JK觸發(fā)器74HC112構(gòu)成的單按鈕電子開關(guān)電路

11.2時序邏輯電路

11.2.1時序邏輯電路的組成和分類

1.時序邏輯電路的組成時序邏輯電路在任一個時刻的輸出狀態(tài)不僅取決于該時刻電路的輸入信號,還取決于電路原來的狀態(tài)。時序電路由組合邏輯電路和存儲電路組成,如圖11－16所示,是時序邏輯電路的組成框圖。圖11－16時序邏輯電路框圖

2.時序邏輯電路的分類

根據(jù)電路中存儲電路狀態(tài)轉(zhuǎn)換方式的不同,時序邏輯電路分為同步時序邏輯電路和異步時序邏輯電路兩大類。

在同步時序邏輯電路中,所有觸發(fā)器的時鐘輸入端CP都連在一起,使所有觸發(fā)器的狀態(tài)變化和時鐘脈沖CP是同步的。

在異步時序邏輯電路中,時鐘脈沖只觸發(fā)部分觸發(fā)器,其余觸發(fā)器則是由電路內(nèi)部信號觸發(fā)的。因此,各個觸發(fā)器狀態(tài)的變化有先有后,并不都和時鐘脈沖CP同步。

3.時序邏輯電路的分析方法

時序電路的分析就是根據(jù)已知的邏輯電路,求出電路所能實現(xiàn)的邏輯功能,從而了解它的用途。

具體分析步驟如下:

(1)寫方程式。根據(jù)給定的時序電路寫出時鐘方程、驅(qū)動方程和輸出方程,也就是各個觸發(fā)器的時鐘信號、輸入信號及電路輸出信號的邏輯表達(dá)式。

(2)求狀態(tài)方程。把驅(qū)動方程代人相應(yīng)觸發(fā)器的特性方程,即可求出電路的狀態(tài)方程,也就是各個觸發(fā)器的次態(tài)方程。

(3)列出狀態(tài)轉(zhuǎn)換表。把電路的輸入和現(xiàn)態(tài)的各種取值組合代入狀態(tài)方程和輸出方程進(jìn)行計算,求出相應(yīng)的次態(tài)和輸出,填入狀態(tài)轉(zhuǎn)換表。

(4)用文字對電路的邏輯功能進(jìn)行描述。

11.2.2寄存器

寄存器是一種重要的時序邏輯電路,常用于接收、暫存、傳遞數(shù)碼和指令等信息。一個觸發(fā)器有兩種穩(wěn)定狀態(tài),可以存放一位二進(jìn)制數(shù)碼。存放n位二進(jìn)制數(shù)碼需要n個觸發(fā)器。

為了使觸發(fā)器能按照指令接收、存放、傳送數(shù)碼,有時還需配備一些起控制作用的門電路。

寄存器可分為兩大類:數(shù)碼寄存器和移位寄存器。

1.數(shù)碼寄存器

在數(shù)字系統(tǒng)中,用來暫時存放數(shù)碼的單元電路稱為數(shù)碼寄存器,它只有接收、暫存和清除原有數(shù)碼的功能。74LS175是一個四位寄存器,它的邏輯圖如圖11－17所示。圖11－17四位數(shù)碼寄存器的邏輯圖

74LS175的邏輯功能見表11－8所示。

2.移位寄存器

移位寄存器具有數(shù)碼寄存和移位兩個功能。所謂移位功能,就是在寄存器中所存的數(shù)據(jù),可以在移位脈沖的作用下逐次左移或右移。若在移位脈沖(一般就是時鐘脈沖)的作用

下,寄存器中的數(shù)碼依次向右移動,則稱右移;如依次向左移動,稱為左移。只能進(jìn)行單向移位功能的稱為單向移位寄存器;既可右移又可左移的稱為雙向移位寄存器。

1)單向移位寄存器

如圖11－18所示,電路是用D觸發(fā)器組成的四位右移寄存器。其中FF3

是最高位觸發(fā)器,FF0

是最低位觸發(fā)器。每個高位觸發(fā)器的輸出端Q與低一位的觸發(fā)器的輸入端D相接。整個電路只有最高位觸發(fā)器FF3的輸入端接收數(shù)據(jù)。所有觸發(fā)器的復(fù)位端接在一起作為清0端,時鐘端連在一起作為移位脈沖的輸入端CP,顯然它是同步時序電路。圖11－18四位右移寄存器

2)集成移位寄存器

(1)集成寄存器74LS194。

74LS194是一種典型的中規(guī)模四位雙向移位寄存器。其邏輯圖及邏輯符號如圖11－19所示,功能表如表11－9所示。圖11－1974LS194四位雙向移位寄存器

(2)集成寄存器CC4015。

CC4015是串入串出右移位寄存器的典型產(chǎn)品,其引線分布如圖11－20所示,功能表見表11－10所示。CC4015由兩個獨立的四位串入串出移位寄存器組成,每個寄存器都有

自己的CP輸入端和各自的清零端。圖11－20CC4015引線排列圖

3.快速閃存技術(shù)與U盤

閃存也就是現(xiàn)在已經(jīng)廣泛應(yīng)用的U盤,是一種非易失性存儲器,在沒有電源的情況下,可以長時間保留數(shù)據(jù)。因為其接口形狀類似英語字母U,故稱其為U盤。

閃存的主要特點如下:

(1)U盤的可靠性極高,可以確保100萬次以上的可靠寫入。

(2)U盤的容量大,存儲密度高。

(3)U盤的存儲速度快。

(4)U盤使用方便。

(5)U盤還具有抗震、防潮、在高溫和低溫環(huán)境下都能可靠工作的優(yōu)點。

11.2.3計數(shù)器

1.計數(shù)器的類型

計數(shù)器也是應(yīng)用最為廣泛的時序邏輯電路,它不僅可以累計輸入脈沖的個數(shù),而且還常用于數(shù)字系統(tǒng)的定時、延時、分頻及構(gòu)成節(jié)拍脈沖發(fā)生器等。

計數(shù)器的種類很多,分類方法也不相同。

(1)按計數(shù)進(jìn)制分可分為二進(jìn)制計數(shù)器、十進(jìn)制計數(shù)器、任意進(jìn)制計數(shù)器。

(2)按計數(shù)的增減可分為加法計數(shù)器、減法計數(shù)器、可逆計數(shù)器。

(3)按計數(shù)器中各觸發(fā)器的翻轉(zhuǎn)是否同步可分為異步計數(shù)器、同步計數(shù)器。

2.集成計數(shù)器

1)二進(jìn)制同步計數(shù)器

74LS161是四位二進(jìn)制同步計數(shù)器,具有計數(shù)、保持、預(yù)置、清零功能,其邏輯符號如圖11－21所示。圖11－2174LS161邏輯符號

2)使用74LS161構(gòu)成任意進(jìn)制計數(shù)器

74LS161不但能實現(xiàn)模16的計數(shù)功能,還可以構(gòu)成任意進(jìn)制的計數(shù)器。常用的方法有:預(yù)置數(shù)端復(fù)位法和異步清零復(fù)位法。

(1)預(yù)置數(shù)端復(fù)位法

圖11－22(a)是用預(yù)置數(shù)置復(fù)位法構(gòu)成的十進(jìn)制計數(shù)器。

計數(shù)器的狀態(tài)圖如圖11－22(b)所示。圖11－

22用預(yù)置數(shù)端復(fù)位法構(gòu)成的十進(jìn)制計數(shù)器

(2)異步清零復(fù)位法。

圖11－23(a)是采用異步清零復(fù)位法構(gòu)成的十進(jìn)制計數(shù)器。

圖11－23(b)是計數(shù)狀態(tài)圖,圖中虛線表示在1010狀態(tài)有短暫的過渡狀態(tài)。圖11－23用異步清零復(fù)位法構(gòu)成的十進(jìn)制計數(shù)器

3)同步十進(jìn)制可逆計數(shù)器

74LS192是一個同步十進(jìn)制可逆計數(shù)器,其邏輯符號如圖11－24所示。圖11－2474LS192的邏輯符號

表11－12是74LS192的功能表。

圖11－25用預(yù)置數(shù)法將74LS192接成的五進(jìn)制減法計數(shù)器

實訓(xùn)任務(wù)28八路搶答器電路的制作與調(diào)試

一、八路搶答器電路的制作

(1)按照元器件清單查點元器件。八路競賽搶答器的各種元器件清單見表11－13。

(2)用萬用表對各種元器件進(jìn)行測量。

(3)按照圖11－27搭建電路(可在萬用面包板上搭建此電路)。

(4)接通電源,將S0

、S1

、S2

、S3

、S4

、S5

、S6

、S7

八個開關(guān)分別按下,模擬八個搶答選手的動作,觀察數(shù)碼管的數(shù)字顯示情況,看是否實現(xiàn)了八路競賽搶答器電路的功能。

二、八路競賽搶答器電路的設(shè)計提示

1.制定八路競賽搶答器電路的總體設(shè)計方案

八路競賽搶答電路的總體設(shè)計參考框圖如圖11－26所示,電路由搶答器按鍵電路、83線優(yōu)先編碼電路、鎖存器電路、譯碼顯示驅(qū)動電路、門控電路、“0”變“8”變號電路和音樂提示電路七部分組成。

當(dāng)主持人按下再松開“清除/開始”開關(guān)時,門控電路使8－3線優(yōu)先編碼器開始工作,等待數(shù)據(jù)輸入,此時優(yōu)先按動開關(guān)的組號立即被鎖存,并由數(shù)碼管進(jìn)行顯示,同時電路發(fā)出音樂信號,表示該組搶答成功。與此同時,門控電路輸出信號,將8－3線優(yōu)先編碼器處于禁止工作狀態(tài),對新的輸入數(shù)據(jù)不再接受。圖11－26多路競賽搶答器電路的總體設(shè)計參考框圖

2.設(shè)計八路競賽搶答器電路

按照上述設(shè)計方案設(shè)計的八路競賽搶答器電路圖如圖11－27所示。圖11－

27八路競賽搶答器電路圖

3.八路競賽搶答器各部分電路功能分析

1)門控電路的功能

門控電路采用基本RS觸發(fā)器組成,接收由裁判控制的總開關(guān)信號,非門的使用可以使觸發(fā)器輸入端的R、S兩端輸入信號反相,保證觸發(fā)器能夠正常工作,禁止無效狀態(tài)的出

現(xiàn)。門控電路接收總開關(guān)的信號,其輸出信號經(jīng)過與非門2和其他信號共同控制8－3線優(yōu)先編碼器的工作?；綬S觸發(fā)器可以采用現(xiàn)成的產(chǎn)品,也可以用兩個與非門進(jìn)行首尾連接來組成。

2)8－3線優(yōu)先編碼電路74LS148的功能

8－3線優(yōu)先編碼電路74LS148:8－3線優(yōu)先編碼74LS148電路完成搶答電路的信號接收和封鎖功能,當(dāng)搶答器按鍵中的任一個按鍵Sn按下使8－3線優(yōu)先編碼電路的輸入端出現(xiàn)低電平時,8－3線優(yōu)先編碼器對該信號進(jìn)行編碼,并將編碼信號送給RS鎖存器74LS279。8－3線優(yōu)先編碼器的優(yōu)先擴(kuò)展輸出端YEX

上所加電容C2的作用是為了消除干擾信號

3)RS鎖存器74LS279的功能

RS鎖存器74LS279的作用是接收編碼器輸出的信號,并將此信號鎖存,再送給譯碼顯示驅(qū)動電路進(jìn)行數(shù)字顯示。

4)譯碼顯示驅(qū)動電路74LS48的功能

譯碼顯示驅(qū)動電路74LS48將接收到的編碼信號進(jìn)行譯碼,譯碼后的七段數(shù)字信號驅(qū)動數(shù)碼顯示管顯示搶答成功的組號。

5)搶答器按鍵電路

搶答器按鍵電路采用簡單的常開開關(guān)組成,開關(guān)的一端接地,另一端通過4kΩ的上拉電阻接高電平,當(dāng)某個開關(guān)被按下時,低電平被送到8－3線優(yōu)先編碼電路的輸入端,8－3線優(yōu)先編碼器對該信號進(jìn)行編碼。每個按鍵旁并聯(lián)一個0.

01μF的電容,其作用是為了防止在按鍵過程中產(chǎn)生的抖動所形成的重復(fù)信號。

6)音樂提示電路

音樂提示電路采用集成電路音樂片,它接受鎖存器輸出的信號作為觸發(fā)信號,使音樂片發(fā)出音樂信號,經(jīng)過三極管放大后推動揚聲器發(fā)出聲音,表示有某組搶答成功。

7)顯示數(shù)字的“0”變“8”變號電路

因為人們習(xí)慣于用第一組到第八組表示八個組的搶答組號,而編碼器是對“0”到“7”八個數(shù)字編碼,若直接顯示,會顯示出“0”到“7”八個數(shù)字,用起來不方便。采用或非門組成的變號電路,將RS鎖存器輸出的“000”變成“1”送到譯碼器的A