數(shù)電電子技術(shù)基礎(chǔ)習(xí)題答案冊(cè)

習(xí)題答案

第??章數(shù)制和碼制

1.數(shù)字信號(hào)和模擬信號(hào)各有什么特點(diǎn)？答：模擬信號(hào)??量值的大小隨時(shí)間變化是連續(xù)的。

數(shù)字信號(hào)一一量值的大小隕時(shí)間變化是離散的、突變的(存在一個(gè)最小數(shù)量單位△).

2.在數(shù)字系統(tǒng)中為什么要采用二進(jìn)制？它有何優(yōu)點(diǎn)？答：簡(jiǎn)單、狀態(tài)數(shù)少，可以用二極管、三極管的開(kāi)關(guān)狀態(tài)來(lái)對(duì)應(yīng)

二進(jìn)制的兩個(gè)數(shù)。

3.二進(jìn)制：0、1：四進(jìn)制：0、1、2、3;八進(jìn)制:0、1、2、3、4、5、6、7;十六進(jìn)制：0、1、2、3、4A5、6、1、

8、9、A、B>C.D、E、F。

4.(3O.25)io=(11110.01)2=(1E.4)代。(3AB6)16=(0011101010110110)2=(35266)80

(136.27)10=(10001000.0100)2=(88.4)16o

5.BE

6.ABCD

7.(432.B7)16=(010000110010.10110111)2=(2062.556)8.

8.二進(jìn)制數(shù)的1和0代表一個(gè)事物的兩種不同邏輯狀態(tài)。

9.在二進(jìn)制數(shù)的前面增加一位符號(hào)位。符號(hào)位為0表示正數(shù)；符號(hào)位為1表示負(fù)數(shù)。這種

表示法稱為原碼。

10.正數(shù)的反碼與原碼相同，負(fù)數(shù)的反碼即為它的正數(shù)原碼連同符號(hào)位按位取反。

11.正數(shù)的補(bǔ)碼與原碼相同，負(fù)數(shù)的

補(bǔ)碼即為它的反碼在最低位加1形成。

12.在二進(jìn)制數(shù)的前面增加一位符號(hào)位。符號(hào)位為0表示正數(shù)：符號(hào)位為1表示負(fù)數(shù)。正數(shù)的反碼、補(bǔ)碼與原碼相同，

負(fù)數(shù)的反碼即為它的正數(shù)原碼連同符號(hào)位按位取反。負(fù)數(shù)的

補(bǔ)碼即為它的反碼在最低位加1形成。補(bǔ)碼再補(bǔ)是原碼。

13.A:(+1011)2的反碼、補(bǔ)碼與原碼均相同91011;B:(7101)2的原碼為11101,反碼為10010,補(bǔ)碼為10011.

14.A:⑴1011)2的符號(hào)位為1,該數(shù)為負(fù)數(shù)，反碼為100100,補(bǔ)碼為100101.B:(001010)2

的符號(hào)位為0,該數(shù)為正，故反制、補(bǔ)碼與原碼均相同：001010.

15.兩個(gè)用補(bǔ)碼表示的二進(jìn)制數(shù)相加時(shí)，和的符號(hào)位是將兩個(gè)加數(shù)的符號(hào)位和來(lái)自最高有效

數(shù)字位的進(jìn)位相加，舍棄產(chǎn)生的進(jìn)位得到的結(jié)果就是和的符號(hào)。+3的補(bǔ)碼000011,+15

的補(bǔ)碼001111,和為010010/9的補(bǔ)碼01001,-12的補(bǔ)碼10100,和11101.

16.(100001000)BCD=(108)D=(6C)H=(01101100)Bo

17.A

18.A

19.常見(jiàn)的十進(jìn)制代碼有8421碼，2421碼，5211碼，余3碼，余3面環(huán)碼：前3種碼從左到右每一位的1分別用

碼的權(quán)值表示；余3碼的權(quán)值為8、4,2、1；余3循環(huán)碼相鄰的兩個(gè)代礙之間僅有?位的狀態(tài)不同。

20.計(jì)算機(jī)鍵盤上的按鍵是ASCII碼。1000100101100010110001011001.(參見(jiàn)教材P15表1.5.3)

習(xí)題答案

第二章邏輯代數(shù)基礎(chǔ)

1.二值邏輯是指只有兩種對(duì)立邏輯狀態(tài)的邏輯關(guān)系。如門的開(kāi)、關(guān)等。二值邏輯中的正邏

輯指有1表示高電平，開(kāi)關(guān)閉合等有信號(hào)的狀態(tài)，0表示低電平，開(kāi)關(guān)斷開(kāi)等無(wú)信號(hào)狀

態(tài)：負(fù)邏輯則正好與正邏輯相反，

2.見(jiàn)教材P22-23O

3.正邏輯與、或、非運(yùn)算的真值表:

AEyABy

a00000

■

010011

1■

001011

■■

111111

A5Y

I1L

100

010

000

D

5.奇數(shù)

6.1

7.A

8.A

o

邏輯函數(shù)FA(BC)*1的對(duì)偶函數(shù)F.(A+BC)(g函數(shù)F(A&BC)。

10.

邏輯函數(shù)的表示方法有：真值表、邏輯函數(shù)式、邏輯電路圖、時(shí)序圖和卡諾圖等五種形式。

1L用標(biāo)準(zhǔn)積之和表示,貝UF(A,B,C,D)=(ABC+ACD+ABD+BCD+ABCD)

12.=zm(7,11,13,14,15)0

用標(biāo)準(zhǔn)和之積表示，貝UF(A,B,C,D)=HM(0,1,2,3,4,5,6,8,9,10,12)。

n個(gè)變量分別有2門個(gè)最小項(xiàng)和最大項(xiàng)。

13.ACD三項(xiàng)

14.EEM(3,5,7,11,13,14,15)Eb(O,1,2,4,8,10,12)

15.F負(fù)(A,B,C)=Em(0,3,5,6)

16-最簡(jiǎn)與或表達(dá)式為：AB;最簡(jiǎn)或與表達(dá)式：AB

17.YABCACBC的最小項(xiàng)之和表達(dá)式為：

18.

YABCABCABCABCm3msmzmim(1,3,5,7)

ABC的最大項(xiàng)之枳表達(dá)式為:

(ABC)(ABC)(ABC)M(0,2,6)

ABBCAC的與非?與非表達(dá)式為:Y((AB)(BC)(AC))

YABCBC的或非-或非表達(dá)式為：

YABCBCABCABCABC

YBCBCAB或丫BCBCAC

Y(Y)(BC)(BC)(AB)(((BC)(BC)(AB)))

19.

AB

YABDAECDACDE

AB

((BC)(BC)(AB))

YACABCACDCD

YABCDABDACD

A(CBC)C(ADD)

AD(BC°A(CB)C(AD)

AD(CC)ACABACCD

AD

ACD

YACBCA3

YABC

ACB(AC)ABC(ABC)1

AC(AC)B

ACB

20.卡諾圖的幾何相鄰性包括的三種情況：相接相鄰、相對(duì)相相重相鄰、鄰。

小方格相連（有公共邊）則相鄰對(duì)折

重合的小方格相鄰循環(huán)相鄰

21.

ACBCYABACBCCD

ABACABC

YABACYABCABADCBD

AB

L(A,B,C,D)m(0,13,14,15)d(1,2,3,9,10,11)

ABADAC

L(A,B,C,D)m(0,1,2,5,6,8,9,10,13,14)CDCDBD

F(A,B,C,D)m(052,4,6,9513)d(1,3,5,7,11,15)AD

習(xí)題答案

第三章門電路

一、填空

1.用以實(shí)現(xiàn)基木邏輯運(yùn)算和旦合邏輯運(yùn)算的單元電路稱為門電路。

2.常用的門電路在邏輯功能上有與門、或門、非門、與非門、或非門、異或門等；L種。

3.3邏輯是指以高電平表示邏輯1,低電平表示邏輯0。

4.負(fù)邏輯是指以低平表示邏輯1.商?電平表示邏輯00

5.反相器的輸入特性是指從反相器輸入端看進(jìn)去的輸入電壓與輸入電流的關(guān)系。

6.反相器的輸出特性是指從反相器輸出端看進(jìn)去的輸出電壓與輸出電流的關(guān)系。

7.兩個(gè)OD與非門線與后，實(shí)際的邏輯關(guān)系是與或非。

8.噪聲容限示意圖如下圖所示。反用器輸入為高電平時(shí)的噪聲容限公式牯

VNH=VoH(min)?VlH(min):低電平時(shí)的噪聲容限公式是VNL=VlL(max)?VoL(max).

9.TTL門電路的輸入端負(fù)載特性用公式表達(dá)為J一?RT”RP⑴巴海1)°

10.三東門的輸出是高電平、低電平和高阻態(tài)。

二、輸入信號(hào)的高、低電平分別是57和0V,Ri為3.3kQ,R2為10kQ,Rc為1kQ,Vcc為5V,VEE沏8V，三極

管的6為20,飽和壓降與飽和導(dǎo)通時(shí)的內(nèi)阻忽略。計(jì)算輸入高、低電平時(shí)對(duì)應(yīng)的輸出電平。

YiVEE

VBVID.ZV.J3.3)V

R位13.3

Rz3.310

RR---------k2.5k

RIR?13.3

當(dāng)V|=VIL=OV時(shí)，

08

VB(0——3.3)V=-2V13.3

ic=0,Vo=Vcc=5Vo

發(fā)射結(jié)反偏，三極管截止，

當(dāng)Vi=VIH=5V時(shí),

2V13.3

\,BVBE

1.80.7A

IB

RB..........3A=0.44mA

2.5103

深度飽和時(shí)三極管的基極電流為

3s3A=0.25mA

Rc20110

滿足IB>IBS,故三極管處丁?深度飽和狀態(tài)，VO*OVo

三、分析圖示電路的邏輯功能。

答案：詳見(jiàn)教材P116

四、輸入電壓波形如圖所示，試畫出電路的輸出電壓波形。答案:

五、己知圖中各門電路都是74系列門電路，指出各門電路的輸出是什么狀態(tài)。

答案：Y1為鬲電平：Y2為低電平；Y3為低電平：Y4為低電平。

六、74系列TTL與非門組成如圖電珞。試求前級(jí)門GM能驅(qū)動(dòng)多少個(gè)負(fù)載門？門GM輸出高電平

VOH>3.2V,低電平VOL<0.4V,輸出低電平時(shí)輸出電流最大值loLmax?16mA,輸出高電平時(shí)輸出電流

最大值toHmax--0.4mA，與非門的電流IIL<-1.6mA,IIH<0.04mA

to-

答案：

在滿足V0L<0.4V的條件下，求得可驅(qū)動(dòng)的負(fù)載門數(shù)目為

Ni邑些坦二10

1IL(nwx)(-6

在滿足VQH>3.2V的條件下，求得可驅(qū)動(dòng)的負(fù)載門數(shù)目為

NrH(max)|0?4-5

2PIIH(max)20.04-

因此GM最多能驅(qū)動(dòng)5個(gè)同樣的與非門。

七、上題中，若門均為74系列TTL或非門，而其它條件不變，門的參數(shù)與上題相同，那么前級(jí)門GM能驅(qū)動(dòng)多少個(gè)負(fù)教

口？答案：

1QL'max:_JF

2l|L(max)21.6

任滿足VQLV0.4V的條件E，求得用驅(qū)動(dòng)的負(fù)載門數(shù)目為

在滿足VQH>3.2V的條件下，求得可驅(qū)動(dòng)的負(fù)載門數(shù)目為

N1'QH(max)|0.4=5

2PIIH(max)20.04

因此GM最多能驅(qū)動(dòng)5個(gè)同樣的或非門。

八、計(jì)算圖中上拉電阻RL的阻值范質(zhì)。前級(jí)輸出門均為74LS系列QC門，電源Vcc=5V,輸出高電、|,VQH>3.2V,輸出他

也平VQLVO.4V輸出管截止時(shí)漏電流IQHv0.1mA,低電平輸出時(shí)允許的最大負(fù)載電流IQL(max)=8mA,后級(jí)負(fù)載門

為74系列TTL與非門，輸入電流

IILV-0.4mA,IIH<0.02mA.

答案:

-OH

RL(max)53.2

RL的最大允許值為"OHm-IHk=4.09k

0.170.02

吐的最小允許值為RLImin)------------j-----k=0.68k

IOL(max)mIIL830.4

收RL的取值范圍應(yīng)為0.68kR4.09k.

九、計(jì)算圖中上拉電阻RL的阻值范圍。前級(jí)輸出門均為74LS系列OC匚電源Vcc=5V,輸出高電平VOH>3.2V,輸出

低電平VOLVO.4V輸出管截止時(shí)漏電流IOHV0.1mA，低電平輸出時(shí)允許的最大負(fù)載電流11gx)=8mA，后級(jí)的74系

列TTL或非門，輸入電流IILV

?0.4mA,1IH<0.02mA;后級(jí)的74系列TTL非門，輸入電流In<-0.4mA,IIH<0.02mA。

-cc

Id04

0°

V(XVOH53.2

RL(max)

RL的最大允許值為--k=6k

nloHmliH0.150.02

k=0.77k

RL的最小允許值為L(zhǎng)(m，n)lOUmax)|mUL85M

答案：十、三個(gè)三態(tài)門的輸出接到數(shù)據(jù)總線上，如圖所示。

故RL的取值范圍應(yīng)為077kRL6k

(1)簡(jiǎn)述數(shù)據(jù)傳輸原理。

答案：

(1)數(shù)據(jù)傳輸原理.：工作過(guò)程中控制各個(gè)反相器

的匚N端輪流等丁1,而旦任何時(shí)候僅有個(gè)等丁

1.便可輪流把傳輸?shù)礁鱾€(gè)反相器輸出端的信號(hào)送到總線匕而互不干擾。

(2)若門G(發(fā)送數(shù)據(jù)，各三態(tài)門的使能端子

應(yīng)置于ENi=1,EN2=EN3=0o

習(xí)題答案

第四章組合邏輯電路

一、填空

1.數(shù)字電路分成兩大類，一類是組合邏輯電路、另一類是時(shí)序邏輯電路。

2.組合邏輯電路在邏輯功能上的共同特點(diǎn)是任意時(shí)刻的輸出便僅取決于該時(shí)刻的輸入，與

電路原來(lái)的狀態(tài)無(wú)關(guān)。

3.組合邏輯電路的分析是指由給定的邏輯電路，通過(guò)分析找出電路的邏輯功能來(lái)o

4.組合邏輯電路通常采用的設(shè)計(jì)方法分為進(jìn)行邏輯抽彖、寫出邏輯函數(shù)式、選定器件類型

將邏輯函數(shù)化簡(jiǎn)或變換成適當(dāng)?shù)男问胶陀苫?jiǎn)或變換后的邏輯函數(shù)式，畫出邏輯電路圖五個(gè)

步驟。

5.邏輯狀態(tài)賦值是指以：值邏輯的0、1兩種狀態(tài)分別代表輸入變顯和輸出變址的兩種不同狀態(tài)

6.編碼器的邏輯功佛是將輸入的每?個(gè)高、低電平信號(hào)編成?個(gè)對(duì)應(yīng)的二進(jìn)制代碼。

7.譯碼器的邏輯功能把將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出高、低電平信號(hào)或另外一個(gè)代碼

8.用具有n位地址輸入的數(shù)據(jù)選擇器，可以產(chǎn)生任何形式輸入變量數(shù)不大于n+1的組合邏輯函數(shù)。

9.競(jìng)爭(zhēng)是指門電路兩輸入信號(hào)同時(shí)向相反的邏輯電平跳變的現(xiàn)象。

10.競(jìng)爭(zhēng)-冒險(xiǎn)是指由于競(jìng)爭(zhēng)而在電路輸出端可能產(chǎn)生尖峰脈沖的現(xiàn)象。

二、分析圖示電路的邏輯功能。在保正邏輯功能不變的情況下，此電路可否用非門和與非門構(gòu)成，試網(wǎng)出電路圖。

答案：

根據(jù)邏輯電路圖寫出邏輯表達(dá)式：YABCABCABC

列出其值表：

由真值表可見(jiàn)這是一個(gè)奇偶判別電路。

輸入輸出

A8CY

0000

0010

010C

0111

即當(dāng)愉入A、B,C中有偶數(shù)個(gè)1時(shí)，輸出丫等于1。而當(dāng)輸入A、B、C中有奇數(shù)個(gè)1或

1000

全為。時(shí)，輸出丫等于0。10L1

若用非門和與非門構(gòu)成電路，則邏輯表達(dá)式應(yīng)變換成與非式。11□1

1110

Y((ABCABCABC))

=((ABC)(ABC)(ABC))

三、試分析圖示(a)和(b)兩電路是否具有相同的邏輯功能。如果相同，它們實(shí)現(xiàn)的是何邏輯功能。

答案：

根據(jù)邏輯電路圖寫出邏輯表達(dá)式：

(a)Y((A(AB)B(AB)))A(AB)B(AB)ABAB

(b)Y(AB)(AB)ABAB

可見(jiàn)，兩電路具有相同的邏輯表達(dá)式，因此邏輯功

能相同。電路實(shí)現(xiàn)的是異或邏輯功能。四、試分析

圖示電路的邏輯功能。

答案：

根據(jù)邏輯電路圖寫出邏輯表達(dá)式：輸入輸出

ABcY

Y((AC)B)(ACB)ABCABC

0001

列出真值表：0010

由其值表可見(jiàn)這是一個(gè)同或門電路。此當(dāng)輸入A、0100

B,C相同時(shí)，輸出丫等于1。而當(dāng)輸入A、B、0110

C不同時(shí)，輸出丫等于0。10Q0

工、用兩片74HC148接成16線?4線優(yōu)先編碼1010

器。1100

11]1

八、用四選一數(shù)據(jù)選擇器實(shí)現(xiàn)三變量函數(shù)。ZABCACABC答案:

若采用卡諾圖法，令A(yù)i=B

Ao=C00011110

u

6H

SK

DoA;DiA;D20;D3I

九、用3線?8線譯碼器74HC138和門電路產(chǎn)牛.如下函數(shù)。用8選1數(shù)據(jù)選擇器74HC1517現(xiàn)函數(shù)丫2。

丫ACBC

/ABCABCBC

2

丫BCABC

答案:

Y

ABCABCrri4rmm3

Y2浮尿AB電gBC朋匚ABCITIonri5

丫3BCABCABCABCABCni4

令A(yù)2=AAi=BAo=C貝丫0~丫7rriorrv

m7rri5m(mmsm?)

丫2mmurrvm3(mm3murri7)

"6mms

(momums)

當(dāng)月8選1數(shù)據(jù)選擇器74HC151實(shí)現(xiàn)函數(shù)丫2時(shí)，令A(yù)2=AAi=BAo=C

則Dl=D3=D4=D7=1Do=D2=D5=D6=O

人—A

r0—&

A,74HC151

I?、用4線?16線譯碼器74LS154和門電路產(chǎn)生如下函數(shù)。

YACDABCDBCBCD

答案：

YACDABCDBCBCDrri3m&rmrrigm八m(4砧袍典嗚n川3MmJ

令A(yù)3=AA2=BAI=CAO=D貝UYo-Y|5mo~mis

H”-、某工廠有三個(gè)車間和一個(gè)自備電站，站內(nèi)有兩臺(tái)發(fā)電機(jī)X和丫。丫的發(fā)電能力是X的兩儕。如

果一個(gè)車間開(kāi)工，只起動(dòng)X即可：如果兩個(gè)車間同時(shí)開(kāi)工，只起動(dòng)丫即可；窺果三個(gè)車間同時(shí)開(kāi)工，

則X和丫都要起動(dòng)。試設(shè)計(jì)一個(gè)控制發(fā)電機(jī)X、丫起動(dòng)和停止的邏輯電路。

(1)用仝加器實(shí)現(xiàn)。

(2)用譯碼器實(shí)現(xiàn)。

(3)用門電路實(shí)現(xiàn)，門電路種類不限,答案：

用E、F、G三個(gè)變量作為輸入變量分別對(duì)應(yīng)三個(gè)車間,

根據(jù)題意可列真值表：

白真值表寫出邏輯表達(dá)

式：EFGEFG

XEFGEFGEFGEFG

(1)用全加器實(shí)現(xiàn)Cl=EA=FB=G

US=XCO=Y

X、丫兩個(gè)變量作為輸出變量分別對(duì)應(yīng)兩臺(tái)發(fā)電機(jī)

F

G-

E

(2)用譯碼器實(shí)現(xiàn)。

XEFGEFGEFGEFGm(m2rri4m7(m(m2rrumy)

YEFGEFGEFGEFGm3msmerri7(m3msrri6rrv)

令A(yù)2=EAI=FAO=G貝U丫。-Y7msmy

(3)用門電路實(shí)現(xiàn)，門電路種類不限。

XEFGEFGEFGEFGG(EF

YEFGEFGEFGEFG

EF)G(EFEF)G(EF)GiE

G(EFEF)EF(GG)

F)EFG

G(EF)EF

習(xí)題答案

第五章觸發(fā)器

1.觸發(fā)甥是能夠記憶一位二侑信號(hào)的范本邏輯單元0

2.觸發(fā)器有兩個(gè)穩(wěn)定的狀態(tài)，可用來(lái)存儲(chǔ)數(shù)碼_0和土(只要電源不斷電)。觸發(fā)器按其

邏輯功能可分為RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器、工觸發(fā)器等四種類型。按觸發(fā)方式可以分為：電平觸發(fā)、脈沖

觸發(fā)、邊沿觸發(fā)。

3.觸發(fā)器有兩個(gè)穩(wěn)定狀態(tài),通常用Q端的輸出狀態(tài)來(lái)表示觸發(fā)器的狀態(tài)。

4.或非門構(gòu)成的SR鎖存器的輸入為S=1.R=0,當(dāng)輸入S變?yōu)?。時(shí)，觸發(fā)器的輸出符會(huì)

(C)o

(A)置位(B)且位(C)不變

5.與非門構(gòu)成的SR鎖存器的輸入為SO、R0,當(dāng)兩輸入的。狀態(tài)同時(shí)消失時(shí)，觸發(fā)器的輸出狀態(tài)為(D)

(A)Q0、Q1(B)Q1、Q0(C)Q1、Q1(D)狀態(tài)不確定

6.觸發(fā)器引入時(shí)鐘脈沖的目的是(B)

i改變輸出狀態(tài)

|改變輸出狀態(tài)的時(shí)刻受時(shí)鐘脈沖的控制

保持輸出狀態(tài)的穩(wěn)定性

7.與非門構(gòu)成的SR鎖存器的約束條件是(B)

(A)SR0(B)SR1(C)SRO(D)SR1

3.“空翻”是指(A)

(A)在時(shí)鐘信號(hào)作用時(shí)，觸發(fā)器的輸出狀態(tài)隨輸入信號(hào)的變化發(fā)生多次翻轉(zhuǎn)

(B)觸發(fā)器的輸出狀態(tài)取決于輸入信號(hào)

(C)觸發(fā)器的輸出狀態(tài)取決于時(shí)鐘信號(hào)和輸入信號(hào)

(D)總是使輸出改變狀態(tài)

9.JK觸發(fā)器處于輔轉(zhuǎn)時(shí)，輸入信號(hào)的條件是(D)

(A)J=0,K=0(B)J=O,K=1(C)J=1,K=0(D)J=1,K=1

10.J=K=1時(shí)，JK觸發(fā)器的時(shí)鐘輸入頻率為120H乙Q輸出為(C)

(A)保持為鬲電平(B)保持為低電平

(C)頻率為60Hz的方波(D)頻率為240Hz的方波

11.JK觸發(fā)器在CP的作用下，要使QQ則輸入信號(hào)為(A)

(A)J=K=O(B)J=1,K=0(C)J=K=Q(D)J=0,K=1

12.下列觸發(fā)器中，沒(méi)有約束條件的是(B)

(A)SR鎖存器(B)主從JK觸發(fā)器(C)鐘控RS觸發(fā)器

13.某JK觸發(fā)器工作時(shí)，輸出狀態(tài)始終保持為1,則可能的原因有(ACD)

(A)無(wú)時(shí)鐘脈沖輸入(B)J=K=1(C)J=K=O(D)J=1,K=0

14.歸納基本RS觸發(fā)器、同步觸發(fā)器、主從觸發(fā)器和邊沿觸發(fā)器觸發(fā)翻戔的特點(diǎn)。答:

(1)基本的RS觸發(fā)器的動(dòng)作特點(diǎn)是在輸入信號(hào)S和R的全

部作用時(shí)間內(nèi)，都能直接改變輸出端Q狀態(tài)。

(2)同步RS觸發(fā)器的動(dòng)作特點(diǎn)是在CP=1的全部時(shí)間內(nèi)，S和R的變化都將引起觸發(fā)器狀態(tài)的相應(yīng)改變。

(3)主從觸發(fā)器的動(dòng)作特點(diǎn)是觸發(fā)器的翻轉(zhuǎn)分兩步動(dòng)作：第一步，在CP=1的期間主觸發(fā)

器接收輸入端的信號(hào)被置成相應(yīng)的狀態(tài)，從觸發(fā)器不動(dòng)。第二步，在CP的下降沿到來(lái)時(shí)從觸發(fā)器按照主觸發(fā)轉(zhuǎn)的狀態(tài)翻

轉(zhuǎn)。因?yàn)橹饔|發(fā)器本身是一個(gè)同步RS觸發(fā)器，所以在CP=1

為全部時(shí)間內(nèi)輸入信號(hào)都將對(duì)主觸發(fā)器起控制作用。

(4)邊沿觸發(fā)器翻轉(zhuǎn)特點(diǎn)是觸發(fā)器的狀態(tài)僅取

決于CP信號(hào)的上升沿或下降沿到達(dá)時(shí)輸入端的

邏輯狀態(tài)，而在這之前或以后，輸入信號(hào)的變化對(duì)觸發(fā)器的狀態(tài)沒(méi)有影響。

15.所出由與非門組成的SR鎖存器飾出端Q.Q的電壓波形，輸入端S.R的電壓波形如圖

中所示。

1&畫出圖中由或非門組成的SR鎖存器輸出端Q、Q的電壓波形，其中輸出入端S,R的電

壓波形如圖中所示。

17.由或非門組成的

觸發(fā)器和輸入端信號(hào)如圖所示，設(shè)觸發(fā)器的初始狀態(tài)為1,畫出輸出瑞

Q的波形。

答案：

18.在下圖電路中，若CP、S、Q的

R的電壓波形如圖中所示，試畫出波形，假定觸發(fā)器的

初始狀態(tài)為Q=0o

答案：

19.若主從結(jié)構(gòu)RS觸發(fā)器Q、

各輸入端的電壓波形如圖中所示，試畫出Q端對(duì)應(yīng)的電壓波

形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0o

20,已知主從結(jié)構(gòu)JK觸發(fā)器輸入端J、K和CP的Q、Q端對(duì)應(yīng)

電壓波形如圖所示，試畫出的波形。設(shè)觸發(fā)器的初始狀態(tài)為Q=0o

答案：

21.圖示電路中，已

知CP和輸入信號(hào)T的電壓波形，試畫出觸發(fā)器輸出端形，設(shè)觸發(fā)器的起始狀態(tài)為Q=0oQ、Q的電壓波

答案：

!Ml1I!!…

22.已知上升沿觸發(fā)的D觸發(fā)器輸入端的波形如圖所示，畫出輸出端Q的波形。若為下降沿觸發(fā)，畫出輸出端Q的波形。

設(shè)初始狀態(tài)為Q=0o

CP

:lhlUnl

IlWtW)

23.已知D觸發(fā)器各輸入端的波形加圖所示，試畫?出Q、Q端的波形。

答案:

24.如圖所示為邊沿D觸發(fā)

器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀太QiQo=OO,確定Q。及

Qi在時(shí)鐘脈沖作用下的波形。

答案：

因?yàn)镈oQDQp所以QoQiQrQo

即兩個(gè)D觸發(fā)器的輸入信號(hào)分別為另一個(gè)D觸發(fā)器的輸出信號(hào)，故在確定它們輸出端波形

時(shí)，應(yīng)該分段交替畫出其波形。

Qi

習(xí)題答案

第六章時(shí)序邏輯電路

1.時(shí)序邏輯電路是指

任一?時(shí)刻得輸出信號(hào)不僅取決于當(dāng)時(shí)得輸入信號(hào)，而且還取決于電路

原來(lái)得狀態(tài)°時(shí)序邏輯也路具有存儲(chǔ)和記憶功能,而組合邏輯電路沒(méi)有這種功能。

2.按照存儲(chǔ)電路中觸發(fā)器動(dòng)作特點(diǎn)的不同，時(shí)序邏輯電路可分為回步時(shí)序邏輯電路和

顯宏時(shí)序邏輯電路，而按照輸出信號(hào)特點(diǎn)的不同，又可將時(shí)序邏輯電路劃分為W

型和穆?tīng)栃蛢煞N。

3.用4級(jí)觸發(fā)罌組成十進(jìn)制計(jì)數(shù)器，其無(wú)效狀態(tài)個(gè)數(shù)為（D）o

A.不能確定B.10個(gè)C.8個(gè)D.6個(gè)

4.某時(shí)序邏輯電路的波形如圖所示，由此判定該電路是（B）。

A.二進(jìn)制計(jì)數(shù)器B.十進(jìn)制計(jì)數(shù)器C.移位寄存器

5.寄存器是用于寄存一組二值代碼的，移位寄存器除了具有寄存器的功能以外,

還具有移位功能，移位功能是指在移位脈沖的作用下依次左移或右移

6.由D觸發(fā)器組成的四位數(shù)碼寄存器，清零后，輸出端Q3Q2QiQo=0000,若輸入端

D3D2DiDo=1001,^CP有效沿出現(xiàn)時(shí)，輸出端Q3Q2QiQo=_1001_O

7.試分析下圖所示時(shí)序邏輯電路的邏輯功能。

輸出方程:YXQiXQi

驅(qū)動(dòng)方程:TiXQo

To1

T觸發(fā)器的特性方程:QTQ

解：屬同步時(shí)序電路，時(shí)鐘方程省去，

將各觸發(fā)器的驅(qū)動(dòng)方程代入特性方程,即得電路的狀態(tài)方程:

以人為本誠(chéng)信務(wù)實(shí)勇于仰新邳奉獻(xiàn)WXQ。01

——

。0To。0100,0

列狀態(tài)轉(zhuǎn)換表

我b次

館人玲出

XQY

C■

000*1

0011(11

C10111

(110Q1

10010

1010(>0

110011

1111(11

畫狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖

增規(guī)律循環(huán)變化，即：

0001*10*11A00*-?

當(dāng)X=1時(shí)，在時(shí)鐘脈沖CP的作用下，電路的4個(gè)狀態(tài)按遞減規(guī)律循環(huán)變化，即：

OOr11r10r01r00r-?

可見(jiàn)，該電路既具有遞增計(jì)數(shù)功能，又具有遞減計(jì)數(shù)功能，是一個(gè)2位二進(jìn)制同步可逆

計(jì)數(shù)器。

8.寫出下圖電路的驅(qū)動(dòng)方程、特性方程和輸出方程。

解：驅(qū)動(dòng)方程JiQ3Kil

K2Qi

J2Qi

J3'血Ksi

狀態(tài)方程

QQ

QQI&Q2QQ2

Q1Q2Q3

輸出方程

9.試分析下圖所示時(shí)序邏輯電路的邏輯功能。

解：該電路為異步時(shí)序邏輯電路。具體分析如卜.:

（1）寫出各邏輯方程式

CPo=CP（時(shí)鐘脈沖源的上升沿觸發(fā)）

CPi=Qo（當(dāng)FFo的Qoill01E寸，Qi才可能改變狀態(tài)）

2輸出方程:

QoQiQoQi

3各觸發(fā)器的驅(qū)動(dòng)方程:DiQi

（2）將各觸發(fā)器的驅(qū)動(dòng)方程代入D觸發(fā)器的特性方程，得各觸發(fā)器的狀態(tài)方程:

QoDoQo（CP由0們時(shí)此式有效）

QiDiQi（Qo由Oi時(shí)此式有效）

(3)列狀態(tài)轉(zhuǎn)換表

艇時(shí)鉀豚沖

21a2CPiCPr

00111tt

111000t

10010tt

3100□of

⑷畫狀態(tài)轉(zhuǎn)換圖和時(shí)序波形圖

(5)邏輯功能分析

由狀態(tài)轉(zhuǎn)換圖可知：該電路?共有照減1規(guī)4個(gè)狀態(tài)。0、01、10、11,在時(shí)鐘脈沖作用下，按

律循環(huán)變化，所以是一個(gè)異步4進(jìn)制減法計(jì)數(shù)器，Z是借位信號(hào)。

10.輸入信號(hào)波形如圖所示，試畫出電路對(duì)應(yīng)的輸出Q2、Q1的波形圖。

解：屬同步時(shí)序電路，時(shí)鐘方程省去。

Ji