數(shù)字電子技術(shù)知到智慧樹(shù)期末考試答案題庫(kù)2025年沈陽(yáng)農(nóng)業(yè)大學(xué)

數(shù)字電子技術(shù)知到智慧樹(shù)期末考試答案題庫(kù)2025年沈陽(yáng)農(nóng)業(yè)大學(xué)集成門電路的輸出電流包括帶拉電流負(fù)載IOH和帶灌電流負(fù)載IOL，一般灌電流負(fù)載IOL（）拉電流負(fù)載IOH。

答案:大于集成DAC應(yīng)用十分廣泛，主要應(yīng)用不包括（）。

答案:電能計(jì)量譯碼器和編碼器是人機(jī)對(duì)話必不可少的器件，74LS138又稱3-8譯碼器，其8個(gè)輸出為反碼輸出，下面說(shuō)法正確的是（）。

答案:允許譯碼時(shí)輸出只有其一為低電平，禁止時(shí)輸出都為高電平。設(shè)A、B均為邏輯變量，則下列邏輯關(guān)系正確的是（）

答案:設(shè)A、B均為邏輯變量，則下列邏輯關(guān)系正確的是（）計(jì)數(shù)型ADC由一個(gè)計(jì)數(shù)器、比較器和（）組成。

答案:D/A轉(zhuǎn)換器能起定時(shí)作用的電路是()

答案:單穩(wěn)態(tài)觸發(fā)器能自啟動(dòng)的時(shí)序邏輯電路不存在（），但可以有無(wú)效狀態(tài)。

答案:無(wú)效循環(huán)電子信號(hào)可分為模擬信號(hào)和數(shù)字信號(hào)兩種形式。

答案:對(duì)由與非門構(gòu)成的基本RS觸發(fā)器，其約束條件是()

答案:RS=0正弦波是數(shù)字信號(hào)。

答案:錯(cuò)模數(shù)轉(zhuǎn)換器的主要應(yīng)用不包括（）。

答案:調(diào)相施密特觸發(fā)器的主要應(yīng)用不包括：（）

答案:定時(shí)施密特觸發(fā)器和多諧振蕩器分別有（）個(gè)穩(wěn)定狀態(tài)。

答案:2,4數(shù)據(jù)選擇器又稱多路開(kāi)關(guān)，從2n個(gè)輸入中選擇一路輸出，對(duì)應(yīng)地址碼位數(shù)為（）位。

答案:n數(shù)據(jù)分配器把數(shù)據(jù)D根據(jù)地址碼分到2n個(gè)輸出中的其中一個(gè)，數(shù)據(jù)分配器和譯碼器共用芯片，其中1路—8路數(shù)據(jù)分配器應(yīng)選芯片（）？

答案:74LS138數(shù)字電路研究輸入輸出的邏輯關(guān)系，因此具有邏輯運(yùn)算能力。

答案:對(duì)數(shù)字電路的工作信號(hào)為數(shù)字信號(hào)。

答案:對(duì)數(shù)字電路正邏輯的規(guī)定是（）

答案:用0表示低電平，用1表示高電平。數(shù)字電路中，三極管工作在放大狀態(tài)。

答案:錯(cuò)對(duì)于JK觸發(fā)器，若J=K，則可完成（）觸發(fā)器的邏輯功能。

答案:T寄存器是同步時(shí)序邏輯電路，由多個(gè)邊沿D觸發(fā)器組成，下面正確的表達(dá)式是（）。

答案:寄存器是同步時(shí)序邏輯電路，由多個(gè)邊沿D觸發(fā)器組成，下面正確的表達(dá)式是（）。大規(guī)模可編程器件主要有FPGA、CPLD兩類，下列對(duì)FPGA結(jié)構(gòu)與工作原理的描述中，正確的是（）。

答案:基于SRAM的FPGA器件，在每次上電后必須進(jìn)行一次配置在單穩(wěn)態(tài)工作模式下，555定時(shí)器作為單次觸發(fā)脈沖發(fā)生器工作。當(dāng)觸發(fā)輸入電壓降至VCC的()時(shí)開(kāi)始輸出脈沖。

答案:1/3同步D觸發(fā)器又稱一位鎖存器，下面屬于同步D觸發(fā)器的是（）。

答案:同步D觸發(fā)器又稱一位鎖存器，下面屬于同步D觸發(fā)器的是（）。發(fā)光二極管LED顯示譯碼器又稱4—7線譯碼，包括共陰和共陽(yáng)接法，共陰和共陽(yáng)的驅(qū)動(dòng)電平分別為（）

答案:高電平，低電平單穩(wěn)態(tài)觸發(fā)器常用的用途不包括：（）

答案:檢測(cè)峰值十進(jìn)制數(shù)56轉(zhuǎn)換成二進(jìn)制等于（）。

答案:111000利用中規(guī)模集成芯片完成組合函數(shù)，下面說(shuō)法正確的是。（）

答案:單輸出函數(shù)選數(shù)據(jù)選擇器，多輸出函數(shù)選譯碼器。利用74LS161構(gòu)成十進(jìn)制加法計(jì)數(shù)器，如果采用清零端進(jìn)行反饋歸零，最終狀態(tài)的二進(jìn)制碼是（）。

答案:1010利用74LS160構(gòu)成七進(jìn)制加法計(jì)數(shù)器，如果采用置數(shù)端進(jìn)行反饋歸零，起點(diǎn)是0，最終狀態(tài)的二進(jìn)制碼是（）。

答案:0110具有置0，置1，保持，翻轉(zhuǎn)四項(xiàng)功能的觸發(fā)器叫（）。

答案:JK觸發(fā)器具有約束的邏輯函數(shù)化簡(jiǎn)時(shí)遵循的原則之一，每個(gè)圈中至少含一個(gè)新的（）。

答案:最小項(xiàng)關(guān)于漏極開(kāi)路門（OD門）和集電極開(kāi)路門（OC門），下面描述的特性錯(cuò)誤的是（）。

答案:不可以線與。關(guān)于三極管的特性描述，下面錯(cuò)誤的是（）。

答案:當(dāng)輸入低電平，三極管T截止，C和E相當(dāng)于開(kāi)關(guān)斷開(kāi)；當(dāng)輸入高電平，三極管T放大，C和E相當(dāng)于開(kāi)關(guān)接通。以下代碼中為相鄰兩組碼只有一位代碼有差異的是（）。

答案:格雷碼二進(jìn)制譯碼器又稱n—2n線譯碼器，因此四位二進(jìn)制譯碼器各有幾個(gè)輸入、輸出端？（）

答案:4，16二進(jìn)制計(jì)數(shù)器的進(jìn)制N=（）。

答案:二進(jìn)制計(jì)數(shù)器的進(jìn)制N=（）。二進(jìn)制數(shù)只有兩個(gè)代碼：0和1，因此二進(jìn)制1+1=（）

答案:10二極管具有單向?qū)щ娦裕渌绤^(qū)電壓和導(dǎo)通壓降（又稱鉗位壓降）分別是（）。

答案:0.5V，0.7V為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）。

答案:為實(shí)現(xiàn)將JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器，應(yīng)使（）。兩輸入的門電路，不能實(shí)現(xiàn)非運(yùn)算的是（）。

答案:異或門其中1個(gè)輸入端接低電平。下面說(shuō)法錯(cuò)誤的是。（）

答案:優(yōu)先編碼器允許同時(shí)多個(gè)輸入，但編碼器只對(duì)級(jí)別低的輸入進(jìn)行編碼，對(duì)級(jí)別高的不予理睬。下面狀態(tài)圖為左移環(huán)形計(jì)數(shù)器的是（）。

答案:下面狀態(tài)圖為左移環(huán)形計(jì)數(shù)器的是（）。下面關(guān)于觸發(fā)器的描述錯(cuò)誤的是()

答案:觸發(fā)器是存儲(chǔ)十進(jìn)制信息的基本邏輯電路。下面關(guān)于時(shí)序邏輯電路，描述錯(cuò)誤的是（）。

答案:時(shí)序邏輯電路任何時(shí)刻的輸出僅僅與該時(shí)刻的輸入有關(guān)。下面關(guān)于數(shù)字信號(hào)描述錯(cuò)誤的是（）

答案:數(shù)字信號(hào)是在時(shí)間和數(shù)值上連續(xù)變化的信號(hào)。下面關(guān)于分立元件門電路的描述錯(cuò)誤的是（）。

答案:非門又稱反相器，輸入低電平輸出低電平，輸入高電平輸出高電平。下列異或運(yùn)算表示式中，正確的表示式是（）。

答案:0⊕1=1三態(tài)門控制輸入端分為高有效和低有效，下面描述正確的是（）。

答案:控制輸入端高有效的三態(tài)門，控制端輸入低電平時(shí)三態(tài)門輸出高組態(tài)。Tˊ觸發(fā)器的輸入時(shí)鐘頻率為120Hz，Q輸出波形的時(shí)鐘頻率為（）。

答案:120HzPAL的陣列結(jié)構(gòu)特點(diǎn)是()。

答案:與陣列可編程,或陣列固定n位數(shù)值比較器，有幾個(gè)輸出端？（）

答案:3n位DAC的分辨率可表示為（）。

答案:n位DAC的分辨率可表示為（）。MOS管分為P溝道和N溝道MOS管，P溝道MOS管相當(dāng)于NPN型晶體三極管，N溝道MOS管相當(dāng)于PNP型晶體三極管，下面描述正確的是（）。

答案:晶體三極管是電流控制元件，MOS管是電壓控制元件。Max+plusⅡ是哪個(gè)公司提供的FPGA/CPLD開(kāi)發(fā)集成環(huán)境。（）

答案:AlteraFPGA的可編程是主要基于（）結(jié)構(gòu)。

答案:查找表（LUT）DAC的轉(zhuǎn)換精度決定于（）。

答案:分辨率和轉(zhuǎn)換誤差D/A轉(zhuǎn)換器的轉(zhuǎn)換精度通常用分辨率和（）來(lái)描述。

答案:轉(zhuǎn)換誤差CPLD的可編程是主要基于（）結(jié)構(gòu)。

答案:與或陣列可編程ADC0809輸出的是（）。

答案:8位二進(jìn)制碼A/D轉(zhuǎn)換器的轉(zhuǎn)換時(shí)間是指從轉(zhuǎn)換控制信號(hào)到來(lái)開(kāi)始，到輸出端得到（）的數(shù)字信號(hào)所經(jīng)過(guò)的時(shí)間。

答案:穩(wěn)定74LS161為十六進(jìn)制加法計(jì)數(shù)器，74LS160為十進(jìn)制加法計(jì)數(shù)器，它倆清零端、置數(shù)端功能是（）。

答案:異步清零，同步置數(shù)555定時(shí)器最基本的應(yīng)用不包括以下哪種電路。（）

答案:D觸發(fā)器4位右移移位寄存器構(gòu)成扭環(huán)形計(jì)數(shù)器，排列順序?yàn)镼0Q1Q2Q3，若現(xiàn)態(tài)為0011，次態(tài)為（）。

答案:00014位加法器，包括加數(shù)、被加數(shù)、進(jìn)位輸入共幾個(gè)輸入端？包括和、進(jìn)位輸出共幾個(gè)輸出端？（）

答案:9，5

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:J＝K＝1

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:左移環(huán)形計(jì)數(shù)器

答案:翻轉(zhuǎn)

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:八進(jìn)制加法

答案:

答案:

答案:

答案:

答案:

答案:

答案:左移扭環(huán)形計(jì)數(shù)器

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:011

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案:

答案