數(shù)字邏輯電路

1、1,數(shù)字邏輯電路,組合邏輯電路 組合電路 時(shí)序邏輯電路 時(shí)序電路,功能上：任何時(shí)刻的穩(wěn)定輸出，不僅與該時(shí)刻輸入 有關(guān)，還與電路原狀態(tài)有關(guān)，即與以前的 輸入有關(guān)。 結(jié)構(gòu)上：由組合電路和存儲(chǔ)電路組成。,1、組合電路：,電路的輸出,只與電路的輸入有關(guān)，,與電路的前一時(shí)刻的狀態(tài)無關(guān),2、時(shí)序電路：,組合邏輯電路,一、定義 若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出值僅僅取決于該時(shí)刻各輸入值的組合，而與過去的輸入值無關(guān)，則稱為組合邏輯電路。,二、結(jié) 構(gòu),三、描述,可用一組邏輯函數(shù)表達(dá)式進(jìn)行描述其邏輯功能，函數(shù)表達(dá)式可表示為 Fi = fi (X1,X2，Xn) i = 1,2,m,組合電路具有兩個(gè)特點(diǎn)： 由邏輯

2、門電路組成，不包含任何記憶元件； 信號(hào)是單向傳輸?shù)?，不存在反饋回路?四、特點(diǎn),所謂邏輯電路分析，是指對(duì)一個(gè)給定的邏輯電路，找出其輸出與輸入之間的邏輯關(guān)系。,一 分析的一般步驟,五、 組合邏輯電路的分析,二、 分析舉例,例 分析下圖所示組合邏輯電路。,解 根據(jù)邏輯電路圖寫出輸出函數(shù)表達(dá)式, 化簡輸出函數(shù)表達(dá)式 用代數(shù)法對(duì)輸出函數(shù)F的表達(dá)式 化簡如下：, 列出真值表 該函數(shù)的真值表如下：, 功能評(píng)述 由真值表可知，該電路具有檢查輸入信號(hào)取值是否一致 的邏輯功能，一旦輸出為1，則表明輸入不一致。通常稱該 電路為“不一致電路”。 由分析可知，該電路的設(shè)計(jì)方案并不是最簡的。根據(jù)化 簡后的輸出函數(shù)表達(dá)式

3、，可采用異或門和或門畫出實(shí)現(xiàn)給定 功能的邏輯電路圖如下圖所示。,根據(jù)問題要求完成的邏輯功能，求出在特定條件下實(shí)現(xiàn)給定功能的邏輯電路，稱為邏輯設(shè)計(jì)，又叫做邏輯綜合。,由于實(shí)際應(yīng)用中提出的各種設(shè)計(jì)要求一般是用文字形式描述的，所以，邏輯設(shè)計(jì)的首要任務(wù)是將文字描述的設(shè)計(jì)要求抽象為一種邏輯關(guān)系。對(duì)于組合邏輯電路，即抽象出描述問題的邏輯表達(dá)式。,1 設(shè)計(jì)方法概述,六、組合邏輯電路設(shè)計(jì),設(shè)計(jì)的一般過程： 1. 建立給定問題的邏輯描述 這一步的關(guān)鍵是弄清楚電路的輸入和輸出，建立輸入和輸出之間的邏輯關(guān)系，得到描述給定問題的邏輯表達(dá)式。求邏輯表達(dá)式有兩種常用方法，即真值表法和分析法。 2. 求出邏輯函數(shù)的最簡表達(dá)

4、式 （與或表達(dá)式） 為了使邏輯電路中包含的邏輯門最少且連線最少，要對(duì)邏輯表達(dá)式進(jìn)行化簡，求出描述設(shè)計(jì)問題的最簡表達(dá)式 。 3. 選擇邏輯門類型并將邏輯函數(shù)變換成相應(yīng)形式 根據(jù)簡化后的邏輯表達(dá)式及問題的具體要求，選擇合適的邏輯門，并將邏輯表達(dá)式變換成與所選邏輯門對(duì)應(yīng)的形式。 4. 畫出邏輯電路圖 根據(jù)實(shí)際問題的難易程度和設(shè)計(jì)者熟練程度，有時(shí)可跳過其中的某些步驟。設(shè)計(jì)過程可視具體情況靈活掌握。,解 分析: “多數(shù)表決電路”是按照少數(shù)服從多數(shù)的原則對(duì) 某項(xiàng)決議進(jìn)行表決，確定是否通過。 令 邏輯變量A、B、C - 分別代表參加表決的3個(gè)成員， 并約定邏輯變量取值為0表示反對(duì)，取值為1表示贊成； 邏輯函

5、數(shù) F- 表示表決結(jié)果。F取值為0表示決議被否 定，F(xiàn)取值為1表示決議通過。 按照少數(shù)服從多數(shù)的原則可知，函數(shù)和變量的關(guān)系是：當(dāng)3 個(gè)變量A、B、C中有2個(gè)或2個(gè)以上取值為1時(shí)，函數(shù)F的值為1， 其他情況下函數(shù)F的值為0。,例 設(shè)計(jì)一個(gè)三變量“多數(shù)表決電路”。, 建立給定問題的邏輯描述 假定采用 “真值表法”，可作出真值表如下表所示。,由真值表可寫出函數(shù)F的最小項(xiàng)表達(dá)式為 F(A,B,C) = m (3,5,6,7), 求出邏輯函數(shù)的最簡表達(dá)式 作出函數(shù)F(A,B,C) = m (3,5,6,7)的卡諾圖如下圖所示。,用卡諾圖化簡后得到函數(shù)的最簡“與-或”表達(dá)式為, 選擇邏輯門類型并進(jìn)行邏輯函

6、數(shù)變換 假定采用與非門構(gòu)成實(shí)現(xiàn)給定功能的電路，則應(yīng)將上述 表達(dá)式變換成“與非-與非”表達(dá)式。即,時(shí)序邏輯電路,時(shí)序邏輯電路的定義、結(jié)構(gòu)和特點(diǎn),若邏輯電路在任何時(shí)刻產(chǎn)生的穩(wěn)定輸出信號(hào)不僅與電路該時(shí)刻的輸入信號(hào)有關(guān)，還與電路過去的輸入信號(hào)有關(guān)，則稱為時(shí)序邏輯電路。,一、定義,二、結(jié)構(gòu),時(shí)序邏輯電路由組合電路和存儲(chǔ)電路兩部分組成，通過反饋回路將兩部分連成一個(gè)整體。,圖中，CP為時(shí)鐘脈沖信號(hào)，它是否存在取決于時(shí)序邏輯電路的類型。,時(shí)序邏輯電路的狀態(tài)y1,，ys是存儲(chǔ)電路對(duì)過去輸入信號(hào)記憶的結(jié)果，它隨著外部信號(hào)的作用而變化。,次態(tài)與現(xiàn)態(tài)的概念: 在對(duì)電路功能進(jìn)行研究時(shí)，通常將某一時(shí)刻的狀態(tài)稱 為“現(xiàn)態(tài)”

7、，記作yn，簡記為 y； 將在某一現(xiàn)態(tài)下，外部信號(hào)發(fā)生變化后到達(dá)的新的狀 態(tài)稱為 “次態(tài)”，記作 yn+1 。,三、特點(diǎn),電路由組合電路和存儲(chǔ)電路組成，具有對(duì)過去輸入進(jìn)行記憶的功能； 電路中包含反饋回路，通過反饋使電路功能與“時(shí)序” 相關(guān)； 電路的輸出由電路當(dāng)時(shí)的輸入和狀態(tài)(對(duì)過去輸入的 記憶)共同決定。,四、時(shí)序邏輯電路的分類,1. 同步時(shí)序電路 （1）特點(diǎn)：電路中有統(tǒng)一的定時(shí)信號(hào)，存儲(chǔ)器件采用時(shí)鐘控制觸發(fā)器，電路狀態(tài)在時(shí)鐘脈沖控制下同時(shí)發(fā)生轉(zhuǎn)換，即電路狀態(tài)的改變依賴于輸入信號(hào)和時(shí)鐘脈沖信號(hào)。,（2）現(xiàn)態(tài)與次態(tài)同步時(shí)序電路中的現(xiàn)態(tài)與次態(tài)是針對(duì)某個(gè)時(shí)鐘脈沖而言的。 現(xiàn)態(tài)-指時(shí)鐘脈沖作用之前電路

8、所處的狀態(tài)。次態(tài)-指時(shí)鐘脈沖作用之后電路到達(dá)的狀態(tài)。注意：前一個(gè)脈沖的次態(tài)即后一個(gè)脈沖的現(xiàn)態(tài)！,（3）對(duì)時(shí)鐘的要求脈沖的寬度：必須保證觸發(fā)器可靠翻轉(zhuǎn)；脈沖的頻率：必須保證前一個(gè)脈沖引起的電路響應(yīng)完全結(jié)束后，后一個(gè)脈沖才能到來。,2. 異步時(shí)序邏輯電路異步時(shí)序邏輯電路的存儲(chǔ)電路可由觸發(fā)器或延時(shí)元件組成，電路中沒有統(tǒng)一的時(shí)鐘信號(hào)同步，電路輸入信號(hào)的變化將直接 導(dǎo)致電路狀態(tài)的變化。,二、按電路輸出對(duì)輸入的依從關(guān)系分類,根據(jù)電路的輸出是否與輸入直接相關(guān)，時(shí)序邏輯電路可以分為Mealy型和Moore型兩種不同的 模型。 1Mealy型電路：若時(shí)序邏輯電路的輸出是電路輸入和電路狀態(tài)的函數(shù)，則稱為Mealy

9、型時(shí)序邏輯電路。 2Moore型電路：若時(shí)序邏輯電路的輸出僅僅是電路狀態(tài)的函數(shù)，則稱為Moore型時(shí)序邏輯電路。,三、按輸入信號(hào)形式分類,時(shí)序邏輯電路的輸入信號(hào)可以是脈沖信號(hào)也可以是電平信號(hào)。根據(jù)輸入信號(hào)形式的不同，時(shí) 序邏輯電路通常又被分為脈沖型和電平型兩種類型。,同步時(shí)序邏輯電路的描述方法,一、邏輯函數(shù)表達(dá)式 同步時(shí)序電路的結(jié)構(gòu)和功能，可用三組邏輯函數(shù)表達(dá)式描述。,1輸出函數(shù)表達(dá)式：是一組反映電路輸出Z與輸入x和狀態(tài)y之間關(guān)系的表達(dá)式。 Zi = fi(x1，xn ,y1,，ys) i=1,2,m（Mealy型電路) Zi = fi(y1，ys) i=1,2,m（Moore型電路）,2激勵(lì)

10、函數(shù)表達(dá)式： 激勵(lì)函數(shù)又稱為控制函數(shù)，它反映了存儲(chǔ)電路的輸入Y與外部輸入x和電路狀 態(tài)y之間的關(guān)系。其函數(shù)表達(dá)式為 Yj = gj(x1，xn,y1,，ys)j =1,2,r,3次態(tài)函數(shù)表達(dá)式：次態(tài)函數(shù)用來反映同步時(shí)序電路的次態(tài)y(n+1)與激勵(lì)函數(shù)Y和電路現(xiàn)態(tài)y之間的關(guān)系，它與觸發(fā)器類型相關(guān)。其函數(shù)表達(dá)式為 y ln+1 = kl(Yj，yl)j=1,2,r ；l =1,2 ,，s,二、狀態(tài)表,狀態(tài)表：反映同步時(shí)序電路輸出Z、次態(tài)yn+1與電路輸入x、現(xiàn)態(tài)y之間關(guān)系的表格，又稱為狀態(tài)轉(zhuǎn)移表。 Mealy型同步時(shí)序電路狀態(tài)表的格式如作下表所示。,表中，列數(shù) = 輸入的所有取值組合數(shù)；行數(shù) =

11、觸發(fā)器的狀態(tài)組合數(shù)。,三、狀態(tài)圖,狀態(tài)圖：是一種反映同步時(shí)序電路狀態(tài)轉(zhuǎn)換規(guī)律及相應(yīng)輸入、輸出取值關(guān)系的有向圖。 Mealy型電路狀態(tài)圖的形式如圖(a)所示。圖中，在有向箭頭的旁邊標(biāo)出發(fā)生該轉(zhuǎn)換的輸入條件以及在該輸入和現(xiàn)態(tài)下的相應(yīng)輸出。,Moore型電路狀態(tài)圖的形式如圖(b) 所示，電路輸出標(biāo)在圓圈內(nèi)的狀態(tài)右下方，表示輸出只與狀態(tài)相關(guān)。,狀態(tài)表是同步時(shí)序電路分析和設(shè)計(jì)中常用的工具，它非 常清晰地給出了同步時(shí)序電路在不同輸入和現(xiàn)態(tài)下的次態(tài)和 輸出。,Moore型電路狀態(tài)表的格式如左下表所示。,四、時(shí)間圖,時(shí)間圖是用波形圖的形式來表示輸入信號(hào)、輸出信號(hào)和電路狀態(tài)等的取值在各時(shí)刻的對(duì)應(yīng)關(guān)系，通常又稱為

12、工作波形圖。在時(shí)間圖上，可以把電路狀態(tài)轉(zhuǎn)換的時(shí)刻形象地表示出來。,同步時(shí)序邏輯電路分析,分析的方法和步驟,常用方法有表格法和代數(shù)法。,一、表格分析法的一般步驟,二、 代數(shù)分析法的一般步驟,由分析步驟可知，兩種方法僅第二步有所不同，分析中可視具體問題靈活選用。,分析舉例,例 用表格法分析下圖所示同步時(shí)序邏輯電路。,解該電路的輸出即狀態(tài)變量，因此，該電路屬于Moore型電路的特例。,1.寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 J1=K1=1；J2=K2=xy1,2列出電路次態(tài)真值表,3作出狀態(tài)表和狀態(tài)圖,4描述電路的邏輯功能。 由狀態(tài)圖可知，該電路是一個(gè)2 位二進(jìn)制數(shù)可逆計(jì)數(shù)器。,例 試用代數(shù)法分析下圖所示

13、同步時(shí)序邏輯電路的邏輯 功能。,解 該電路由一個(gè)J-K 觸發(fā)器和四個(gè)邏輯門構(gòu)成， 電路有兩個(gè)輸入端x1和x2， 一個(gè)輸出端Z。輸出Z與輸 入和狀態(tài)均有直接聯(lián)系， 屬于Mealy型電路。,1寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式,2把激勵(lì)函數(shù)表達(dá)式代入觸發(fā)器的次態(tài)方程，得到電路的次態(tài)方程組,該電路的存儲(chǔ)電路只有一個(gè)觸發(fā)器，因此，電路只有一個(gè)次態(tài)方程。 根據(jù)J-K觸發(fā)器的次態(tài)方程和電路的激勵(lì)函數(shù)表達(dá)式，可導(dǎo)出電路的次態(tài)方程如下：,3根據(jù)次態(tài)方程和輸出函數(shù)表達(dá)式作出狀態(tài)表和狀態(tài)圖,根據(jù)次態(tài)方程和輸出函數(shù)表達(dá)式，可以作出該電路的狀態(tài)表和狀態(tài)圖如下。,4 畫出時(shí)間圖，并說明電路的邏輯功能,時(shí)鐘節(jié)拍：1234567

14、8 輸入x1：00110110 輸入x2：01011100 狀態(tài)y： “0” 0001111 輸出Z ：01100101,設(shè)電路初態(tài)為“0”，輸入x1為00110110，輸入x2為01011100，根據(jù)狀態(tài)圖可作出電路的輸出和狀態(tài)響應(yīng)序列如下:,根據(jù)狀態(tài)響應(yīng)序列可作出時(shí)間圖如下：,分析時(shí)間圖可知，該電路實(shí)現(xiàn)了串行加法器的功能。其中x1為被加數(shù)，x2為加數(shù)，它們按照先低位后高位的順序串行地輸入。每位相加產(chǎn)生的進(jìn)位由觸發(fā)器保存下來參加下一位相加，輸出Z從低位到高位串行地輸出“和”數(shù)。,時(shí)鐘節(jié)拍：12345678 輸入x1：00110110 輸入x2：01011100 狀態(tài) y： “0” 00011

15、11 輸出Z ：01100101,同步時(shí)序邏輯電路的設(shè)計(jì),同步時(shí)序邏輯電路的設(shè)計(jì)是指根據(jù)特定的邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)其邏輯功能的時(shí)序邏輯電路。顯然， 設(shè)計(jì)是分析的逆過程，即：,同步時(shí)序邏輯電路設(shè)計(jì)追求的目標(biāo)是，使用盡可能少的觸發(fā)器和邏輯門實(shí)現(xiàn)預(yù)定的邏輯要求！,2狀態(tài)化簡，求得最小化狀態(tài)表；,建立原始狀態(tài)圖和原始狀態(tài)表,原始狀態(tài)圖和原始狀態(tài)表是對(duì)設(shè)計(jì)要求的最原始的抽 象。建立正確的原始狀態(tài)圖和狀態(tài)表是同步時(shí)序電路設(shè)計(jì) 中最關(guān)鍵的一步。,一、 確定電路模型 設(shè)計(jì)成Mealy型？Moore型？,形成原始狀態(tài)圖時(shí)一般應(yīng)考慮如下幾個(gè)方面問題：,二、 設(shè)立初始狀態(tài) 時(shí)序邏輯電路在輸入信號(hào)開始作用之前的狀態(tài)

16、稱為初始狀態(tài)。,三、 根據(jù)需要記憶的信息增加新的狀態(tài) 同步時(shí)序電路中狀態(tài)數(shù)目的多少取決于需要記憶和區(qū)分的信息量。,四、 確定各時(shí)刻電路的輸出 在建立原始狀態(tài)圖時(shí)，必須確定各時(shí)刻的輸出值。在Moore型電路中，應(yīng)指明每種狀態(tài)下對(duì)應(yīng)的輸出；在Mealy型電路中應(yīng)指明從每一個(gè)狀態(tài)出發(fā)，在不同輸入作用下的輸出 值。,狀態(tài)化簡,什么叫狀態(tài)化簡？ 所謂狀態(tài)化簡，是指采用某種化簡技術(shù)從原始狀態(tài)表中消去多余狀態(tài)，得到一個(gè)既能正確地描述給定的邏輯功能，又能使所包含的狀態(tài)數(shù)目達(dá)到最少的狀態(tài)表，通常稱這種狀態(tài)表為最小化狀態(tài)表。,目的：簡化電路結(jié)構(gòu)。狀態(tài)數(shù)目的多少直接決定電路中所 需觸發(fā)器數(shù)目的多少。設(shè)狀態(tài)數(shù)目為n,

17、所需觸發(fā)器數(shù)目為m,則應(yīng)滿足如下關(guān)系： 2m n 2 m-1,方法：常用方法有觀擦法、輸出分類法、隱含表法等。下面討論最常用的一種方法-隱含表法。,2狀態(tài)化簡,(1)隱含表化簡法的一般步驟, 作隱含表 隱含表是一個(gè)直角三角形階梯網(wǎng)格，表中每個(gè)方格代表一個(gè)狀態(tài)對(duì)。,5.3.3 狀態(tài)編碼,狀態(tài)編碼：是指給最小化狀態(tài)表中用字母或數(shù)字表示的狀態(tài)，指定一個(gè)二進(jìn)制代碼，形成二進(jìn)制狀態(tài)表。狀態(tài)編碼也稱狀態(tài)分配，或者狀態(tài)賦值。,狀態(tài)編碼的任務(wù)是： 確定狀態(tài)編碼的長度(即二進(jìn)制代碼的位數(shù)，或者說所需觸發(fā)器個(gè)數(shù))； 尋找一種最佳的或接近最佳的狀態(tài)分配方案。以便使所設(shè)計(jì)的時(shí)序電路最簡單。,一種常用方法稱為相鄰分配法

18、。,相鄰分配法的基本思想是：在選擇狀態(tài)編碼時(shí)，盡可能使激勵(lì)函數(shù)和輸出函數(shù)在卡諾圖上的“1”方格處在相鄰位置，從而有利于激勵(lì)函數(shù)和輸出函數(shù)的化簡。,相鄰分配法的狀態(tài)編碼原則如下： 次態(tài)相同，現(xiàn)態(tài)相鄰。(即在相同輸入條件下，具有相同次態(tài)的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；) 同一現(xiàn)態(tài)，次態(tài)相鄰。(即在相鄰輸入條件下，同一現(xiàn)態(tài)的次態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼；) 輸出相同，現(xiàn)態(tài)相鄰。(即在每一種輸入取值下均具有相同輸出的現(xiàn)態(tài)應(yīng)盡可能分配相鄰的二進(jìn)制代碼。),某些狀態(tài)表常常出現(xiàn)不能同時(shí)滿足3條原則的情況。此時(shí)， 可按從至的優(yōu)先順序考慮。 此外，從電路實(shí)際工作狀態(tài)考慮，一般將初始狀態(tài)分配 “0”狀態(tài)。

19、,確定激勵(lì)函數(shù)和輸出函數(shù)并畫出邏輯電路圖,任務(wù)：根據(jù)二進(jìn)制狀態(tài)表和所選觸發(fā)器的激勵(lì)表，求出觸發(fā)器的激勵(lì)函數(shù)表達(dá)式和電路的輸出函數(shù)表達(dá)式，并予以化簡。以便用適當(dāng)?shù)倪壿嬮T和所選定的觸發(fā)器構(gòu)成實(shí)現(xiàn)給定邏輯功能的邏輯電路。,根據(jù)二進(jìn)制狀態(tài)表和觸發(fā)器激勵(lì)表，求激勵(lì)函數(shù)和輸出函數(shù)的最簡表達(dá)式一般分為兩步： 列出激勵(lì)函數(shù)和輸出函數(shù)真值表； 用卡諾圖化簡后寫出最簡表達(dá)式。,例 用J-K觸發(fā)器和適當(dāng)?shù)倪壿嬮T實(shí)現(xiàn)如下二進(jìn)制狀態(tài)表的 功能。,解根據(jù)給定的二進(jìn)制狀態(tài)表和J-K觸發(fā)器的激勵(lì)表可列出激勵(lì)函數(shù)和輸出函數(shù)的真值表如右下表所示。,由真值表可作出激勵(lì)函數(shù)和輸出函數(shù)的卡諾圖如下圖所示。,經(jīng)化簡后得到激勵(lì)函數(shù)和輸出函

20、數(shù)的最簡表達(dá)式如下：,相應(yīng)邏輯電路圖如下圖所示。,異步時(shí)序邏輯電路中沒有統(tǒng)一的時(shí)鐘脈沖信號(hào)，電路狀態(tài)的改變是外部輸入信號(hào)變化直接作用的結(jié)果。 根據(jù)電路結(jié)構(gòu)和輸入信號(hào)形式的不同，異步時(shí)序邏輯電路可分為脈沖異步時(shí)序邏輯電路和電平異步時(shí)序邏輯電路兩種類型。 兩類電路均有Mealy型和Moore型兩種結(jié)構(gòu)模型。,異步時(shí)序邏輯電路的設(shè)計(jì),一、結(jié) 構(gòu) 脈沖異步時(shí)序電路的一般結(jié)構(gòu)如下圖所示。,圖中，存儲(chǔ)電路可由時(shí)鐘控制觸發(fā)器或非時(shí)鐘控制觸發(fā)器組成。,脈沖異步時(shí)序邏輯電路,二、輸入信號(hào)的形式與約束,1.輸入信號(hào)為脈沖信號(hào); 2.輸入脈沖的寬度必須保證觸發(fā)器可靠翻轉(zhuǎn); 3.輸入脈沖的間隔必須保證前一個(gè)脈沖引起的

21、電路響 應(yīng)完全結(jié)束后，后一個(gè)脈沖才能到來; 4.不允許兩個(gè)或兩個(gè)以上輸入端同時(shí)出現(xiàn)脈沖。 對(duì)n個(gè)輸入端的電路，其一位輸入只允許出現(xiàn)n+1種取值組合，其中有效輸入種取值組合為n種。,三、輸出信號(hào)的形式,脈沖異步時(shí)序邏輯電路的輸出信號(hào)可以是脈沖信號(hào)也可以是電平信號(hào)。,若電路結(jié)構(gòu)為Mealy型，則輸出為脈沖信號(hào) 因?yàn)檩敵霾粌H是狀態(tài)變量的函數(shù)，而且是輸入的函數(shù)，而輸入為脈沖信號(hào)，所以，輸出一定是脈沖信號(hào) 若電路結(jié)構(gòu)為Moore型，則輸出是電平信號(hào) 因?yàn)檩敵鰞H僅是狀態(tài)變量的函數(shù)，所以，輸出值被定義在兩個(gè)間隔不定的輸入脈沖之間，即由兩個(gè)輸入脈沖之間的狀態(tài)決定。,例如 假定電路有x1、x2和x3共3個(gè)輸入，

22、并用取值1表示有脈沖出現(xiàn)，則一位輸入允許的輸入取值組合只有000、001、010、100共4種，其中有效輸入取值組合只有后面3種情況,輸入信號(hào)的形式與約束,脈沖異步時(shí)序邏輯電路的分析,一、分析方法與步驟 1. 分析方法 脈沖異步時(shí)序邏輯電路的分析方法與同步時(shí)序邏輯電路大致相同。,注意兩點(diǎn)： 當(dāng)存儲(chǔ)元件采用時(shí)鐘控制觸發(fā)器時(shí)，對(duì)觸發(fā)器的時(shí)鐘控制 端應(yīng)作為激勵(lì)函數(shù)處理。 僅當(dāng)時(shí)鐘端有脈沖作用時(shí)，才根據(jù)觸發(fā)器的輸入確定狀態(tài)轉(zhuǎn) 移方向，否則，觸發(fā)器狀態(tài)不變。 根據(jù)對(duì)輸入的約束，分析時(shí)可以排除兩個(gè)或兩個(gè)以上輸入 端同時(shí)出現(xiàn)脈沖以及輸入端無脈沖出現(xiàn)情況，從而使圖、表簡化。,(4) 用文字描述電路的邏輯功能（

23、必要時(shí)畫出時(shí)間圖）。,2. 分析步驟,(1) 寫出電路的輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式；,(2) 列出電路次態(tài)真值表或次態(tài)方程組；,(3) 作出狀態(tài)表和狀態(tài)圖；,二、 分析舉例,例 分析下圖所示脈沖異步時(shí)序邏輯電路，指出該電路功能。,&, 寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式,解:該電路由兩個(gè)J-K 觸發(fā)器和一個(gè)與門組成， 有一個(gè)輸入端x和一個(gè)輸 出端Z，輸出是輸入和狀 態(tài)的函數(shù)，屬于Mealy型 脈沖異步時(shí)序電路。,&,Z = xy2y1 J2 = K2 =1；C2 = y1 J1 = K1 =1；C1 = x, 列出電路次態(tài)真值表 J-K觸發(fā)器的狀態(tài)轉(zhuǎn)移發(fā)生在時(shí)鐘端脈沖負(fù)跳變的瞬間，為了強(qiáng)調(diào)在觸發(fā)器時(shí)鐘

24、端 C1、C2何時(shí)有負(fù)跳變產(chǎn)生，在次態(tài)真值表中用“”表示下跳。僅當(dāng)時(shí)鐘端有“” 出現(xiàn)時(shí)，相應(yīng)觸發(fā)器狀態(tài)才能發(fā)生變化，否則狀態(tài)不變。, 作出狀態(tài)表和狀態(tài)圖 根據(jù)次態(tài)真值表和輸出函數(shù)表達(dá)式（Z = xy2y1），可作出該電路的狀態(tài)表和狀態(tài)圖如下。,畫出時(shí)間圖并說明電路邏輯功能。 為了進(jìn)一步描述該電路在輸入脈沖作用下的狀態(tài)和輸出變化過程，可根據(jù)狀態(tài)表或狀態(tài)圖畫出該電路的時(shí)間圖如下圖所示。,由狀態(tài)圖和時(shí)間圖可知，該電路是一個(gè)模4加1計(jì)數(shù)器， 當(dāng)收到第四個(gè)輸入脈沖時(shí)，電路產(chǎn)生一個(gè)進(jìn)位輸出脈沖。,一、方法與步驟 方法: 脈沖異步時(shí)序邏輯電路設(shè)計(jì)的方法與同步時(shí)序 邏輯電路設(shè)計(jì)大致相同，主要應(yīng)注意兩個(gè)問題。,

25、由于不允許兩個(gè)或兩個(gè)以上輸入端同時(shí)為1（用1表示 有脈沖出現(xiàn)），設(shè)計(jì)時(shí)可以作如下處理： 當(dāng)有多個(gè)輸入信號(hào)時(shí)，只需考慮多個(gè)輸入信號(hào)中僅一 個(gè)為1的情況； 在確定激勵(lì)函數(shù)和輸出函數(shù)時(shí)，可將兩個(gè)或兩個(gè)以上 輸入同時(shí)為1的情況作為無關(guān)條件處理。 當(dāng)存儲(chǔ)電路采用帶時(shí)鐘控制端的觸發(fā)器時(shí)，觸發(fā)器的 時(shí)鐘端應(yīng)作為激勵(lì)函數(shù)處理。設(shè)計(jì)時(shí)通過對(duì)觸發(fā)器的時(shí)鐘端 和輸入端綜合處理，有利于函數(shù)簡化。,脈沖異步時(shí)序邏輯電路的設(shè)計(jì),形成原始狀態(tài)圖和原始狀態(tài)表,狀態(tài)化簡，求得最小化狀態(tài)表,狀態(tài)編碼，得到二進(jìn)制狀態(tài)表,選定觸發(fā)器類型，并求出激勵(lì)函數(shù)和輸出函數(shù)最簡表達(dá)式,畫出邏輯電路圖,步驟 設(shè)計(jì)過程與同步時(shí)序電路相同，具體如下：

26、,二、舉例,例1 用T觸發(fā)器作為存儲(chǔ)元件，設(shè)計(jì)一個(gè)異步模8加1計(jì)數(shù) 器，電路對(duì)輸入端x出現(xiàn)的脈沖進(jìn)行計(jì)數(shù)，當(dāng)收到第八個(gè)脈沖 時(shí)，輸出端Z產(chǎn)生一個(gè)進(jìn)位輸出脈沖。,解 由題意可知，該電路模型為Mealy型。由于狀態(tài)數(shù)目 和狀態(tài)轉(zhuǎn)換關(guān)系非常清楚，可直接作出二進(jìn)制狀態(tài)圖和狀態(tài)表。 作出狀態(tài)圖和狀態(tài)表 設(shè)電路初始狀態(tài)為“000”，狀態(tài)變量用y2、y1、y0表示， 可作出二進(jìn)制狀態(tài)圖如下。,相應(yīng)二進(jìn)制狀態(tài)表為：,確定激勵(lì)函數(shù)和輸出函數(shù) 假定狀態(tài)不變時(shí)，令相應(yīng)觸發(fā)器的時(shí)鐘端為0，輸入端T任意；而狀態(tài)需要改變時(shí)，令相應(yīng)觸發(fā)器的時(shí)鐘端為1(有脈沖出現(xiàn))，T端為1。,根據(jù)狀態(tài)表，可得到x為1時(shí)激勵(lì)函數(shù)和輸出函數(shù)真

27、值表：,根據(jù)激勵(lì)函數(shù)和輸出函數(shù)真值表，并考慮到x為0時(shí)(無脈沖輸入, 電路狀態(tài)不變) ，可令各觸發(fā)器時(shí)鐘端為0，輸入端 T隨意?？傻玫胶喕蟮募?lì)函數(shù)和輸出函數(shù)表達(dá)式如下： C2 = xy1y0；T2 = 1 C1 = xy0；T1 = 1 C0 = x；T0 = 1 Z = xy2y1y0,畫出邏輯電路圖 根據(jù)激勵(lì)函數(shù)和輸出函數(shù)表達(dá)式，可畫出實(shí)現(xiàn)給定要求的邏輯電路如下圖所示。,前面所述同步時(shí)序電路和脈沖異步時(shí)序電路有兩個(gè)共同的特點(diǎn)： 電路狀態(tài)的轉(zhuǎn)換是在脈沖作用下實(shí)現(xiàn)的； 電路對(duì)過去輸入信號(hào)的記憶由觸發(fā)器的狀態(tài)體現(xiàn)。,電 平 異 步 時(shí) 序 邏 輯 電 路,事實(shí)上，對(duì)上述特點(diǎn)可進(jìn)一步理解如下： 脈沖信號(hào)只不過是電平信號(hào)的一種特殊形式。, 電路中的觸發(fā)器，不管是哪種類型，都是由邏輯門加反饋回路構(gòu)成的。 將上述兩個(gè)特點(diǎn)一般化，便可得到時(shí)序邏輯電路中更具一般性的另一類電路電平異步時(shí)序邏輯電路。, 組成 電平異步時(shí)序邏輯電路可由邏輯門加反 饋組成。,邏輯方程 電路可用以下邏輯方程組描述： Zi = fi(x1,xn,y1,yr) i=1,m Yj = gj(x1,xn,y1,yr)j=1,r yj(t+tj) = Yj(t),例如：用“或非”門構(gòu)成的R-S觸發(fā)器。,電平異步時(shí)序邏輯電路的特點(diǎn) 電平異步時(shí)序電路具有如下特點(diǎn)：,電路