微機(jī)原理 第一章.ppt

1、微型計(jì)算機(jī)原理及應(yīng)用,微電子與固體電子學(xué)院 楊成韜 （） 微電樓(三系樓)225,教學(xué)內(nèi)容及學(xué)時(shí)分配,1理論教學(xué)（52學(xué)時(shí)） 微機(jī)系統(tǒng)原理概述（4學(xué)時(shí)） Intel80X86微處理器系統(tǒng)（9學(xué)時(shí)） Intel80X86存儲(chǔ)器系統(tǒng)（4學(xué)時(shí)） 考核一：1學(xué)時(shí) X86指令系統(tǒng)（8學(xué)時(shí)） 匯編語(yǔ)言程序設(shè)計(jì)（7學(xué)時(shí)）,考核二：1學(xué)時(shí) Intel80X86輸入/輸出系統(tǒng)（6學(xué)時(shí)） 常用接口電路的設(shè)計(jì)技術(shù)（9學(xué)時(shí)） 考核三：1學(xué)時(shí) 總復(fù)習(xí)2學(xué)時(shí) 2實(shí)驗(yàn)教學(xué)（12學(xué)時(shí)） 1）微機(jī)DEBUG調(diào)試實(shí)驗(yàn)及匯編語(yǔ)言程序設(shè)計(jì)實(shí)驗(yàn)；（課外，要求必須做） 2）存儲(chǔ)器系統(tǒng)的構(gòu)成原理及擴(kuò)充設(shè)計(jì)實(shí)驗(yàn)；（4學(xué)時(shí)） 3）可編程并行I

2、/O接口芯片8255A接口設(shè)計(jì)實(shí)驗(yàn)；（4學(xué)時(shí)） 4）可編程計(jì)數(shù)器/定時(shí)器8253接口設(shè)計(jì)實(shí)驗(yàn)；或中斷接口設(shè)計(jì)實(shí)驗(yàn)；（4學(xué)時(shí)）,考核方式,期末考試（開(kāi)卷）70%+綜合考察30% 綜合考察包括： 三次考核（開(kāi)卷）15% 實(shí)驗(yàn)10% 作業(yè)完成及出勤率5%。,微處理器發(fā)展,CPU性能每18個(gè)月增加一倍晶體管數(shù)目每?jī)赡暝黾右槐?摩爾定律,后面是什么?,Itanium 733/800MHz IA-64架構(gòu),McKinley IA-64架構(gòu),Madison IA-64架構(gòu),Deerfield IA-64架構(gòu),Pentium ,Pentium MMX,Pentium Pro,80486DX2,80386DX,

3、80286,8086,奔騰不息 升級(jí)不止,Intel Pentium ,Intel Pentium ,Intel Pentium 4,AMD K6-2,Intel Pentium 4 3.0GHz (2002/4),摩爾定律 晶體管數(shù)目每?jī)赡暝黾右槐?摩爾定律 CPU性能每18個(gè)月增加一倍,2003年4月15日，英特爾公司宣布推出一款采用更高速系統(tǒng)總線和新型芯片組平臺(tái)的新 型奔騰4處理器，它將顯著改善個(gè)人電腦的總體性能。新的平臺(tái)提供了更平衡的系統(tǒng)性能，因此 PC系統(tǒng)工作更流暢，縮短了等候數(shù)據(jù)的時(shí)間。 首款800 MHz前端總線Pentium 4處理器工作頻率達(dá)到3 GHz，運(yùn)行于800 MHz

4、前端總線，較之前代產(chǎn)品的533 MHz大幅提升266 MHz，數(shù)據(jù)傳輸帶寬提升到每秒6.4 GB(533 MHz FSB為每秒4.2 GB)，提升幅度達(dá)到50%，新款3 GHz Pentium 4芯片的倍頻設(shè)置為15，需搭配875P或即將推出的865系列芯片組。,微型計(jì)算機(jī)系統(tǒng)的主要性能指標(biāo),字長(zhǎng) 計(jì)算機(jī)內(nèi)部一次可以處理的二進(jìn)制數(shù)碼的位數(shù)。字長(zhǎng)與微處理器內(nèi)部結(jié)構(gòu)有密切關(guān)系。字長(zhǎng)越長(zhǎng)，則表示的數(shù)據(jù)精度越高，完成相同精度的數(shù)據(jù)運(yùn)算速度越快。 存儲(chǔ)器容量 微處理器可訪問(wèn)的存儲(chǔ)空間。每個(gè)單元存儲(chǔ)1字節(jié)（Byte）, 1字節(jié)包含8個(gè)二進(jìn)制位（bit）。 運(yùn)算速度 常用平均運(yùn)算速度 MIPS（Millio

5、ns of Instruction Per Second 百萬(wàn)條指令/秒）和 CPU的主頻 表示。 外設(shè)擴(kuò)展能力 計(jì)算機(jī)系統(tǒng)配接各種外部設(shè)備的可能性、靈活性和適應(yīng)性。,第一章 微型計(jì)算機(jī)系統(tǒng)組成及工作原理,1.1 計(jì)算機(jī)中的數(shù)值與編碼系統(tǒng) 計(jì)算機(jī)對(duì)要處理的數(shù)據(jù)（數(shù)值或非數(shù)值數(shù)據(jù)）均實(shí)行二進(jìn)制編碼。為便于記憶和書(shū)寫(xiě)，用十六進(jìn)制數(shù)表示二進(jìn)制數(shù)。,000008 1000 100019 1001 20010A 1010 30011B 1011 40100C 1100 50101D 1101 60110E 1110 70111F 1111,計(jì)算機(jī)中常用BCD(Binary Coded Decimal)碼

6、表示十進(jìn)制數(shù)。即十進(jìn)制數(shù)中的每一位都用4位二進(jìn)制數(shù)表示。,計(jì)算機(jī)中字符用ASCII (American Standard Code for Information Interchange) 碼表示。,ASCII 字符表（7位碼）,H,L,NUL 空 SOH 標(biāo)題開(kāi)始 STX 正文結(jié)束 ETX 本文結(jié)束 EOT 傳輸結(jié)束 ENQ 詢問(wèn) ACK 承認(rèn) BEL 報(bào)警符 BS 退格 HT 橫向列表 LF 換行 VT 垂直制表 FF 走紙控制 CR 回車 SO 移位輸出 SI 移位輸入,DLE 數(shù)據(jù)鏈換碼 DC1 設(shè)文字備控制1 DC2 設(shè)備控制2 DC3 設(shè)備控制3 DC4 設(shè)備控制4 NAK 否定

7、SYN 空轉(zhuǎn)同步 ETB 信息組傳送結(jié)束 CAN 作廢 EM 紙盡 SUB 減 ESC 換碼 FS 分隔符 GS 組分隔符 RS 記錄分隔符 US 單元分隔符 SP 空格 DEL 作廢,NULL,Space,ASCII 字符表,中文信息的編碼,按照國(guó)家標(biāo)準(zhǔn)信息交換用漢字編碼基本字符集（GB2312-80）規(guī)定，一個(gè)漢字用兩個(gè)字節(jié)編碼，這樣每個(gè)字節(jié)只用低7位，這就是所謂雙7位漢字編碼（128128=16384種狀態(tài)），稱作漢字的交換碼（又稱國(guó)標(biāo)碼）。為了在內(nèi)部能區(qū)分漢字與ASCII字符，把兩個(gè)字節(jié)漢字的國(guó)標(biāo)碼的每個(gè)字節(jié)的最高位置1，這樣就形成了漢字另外一種編碼稱作漢字機(jī)內(nèi)碼（內(nèi)碼）。在機(jī)器中，漢

8、字是以內(nèi)碼形式存儲(chǔ)和傳輸?shù)模环N機(jī)器常有若干種漢字輸入方式（輸入碼），但其內(nèi)碼是統(tǒng)一的。,微機(jī)中帶符號(hào)數(shù)用補(bǔ)碼表示,對(duì)于帶符號(hào)數(shù)（二進(jìn)制表示），計(jì)算機(jī)用最高位表示符號(hào)：“0”表示正，“1”表示負(fù)，余下的位表示值?？梢杂貌煌问剑ùa制）表示上述機(jī)器數(shù)。微機(jī)中用補(bǔ)碼表示帶符號(hào)數(shù)。,(2n 1)為n個(gè)1， (2n 1)- |x|為|x|的反碼，所以求負(fù)數(shù)的補(bǔ)碼可按“按位取反，末位加1”的方法進(jìn)行（注意 符號(hào)位不變）。,基本數(shù)據(jù)類型 位（Bit） 、字節(jié)（Byte）、字（Word）、雙字（Doubleword）、四字（Quardword）,1 Bit=1個(gè)二進(jìn)制位 1 Byte=8 Bit 1 Wor

9、d=2 Byte 1 Doubleword=2 Word=4 Byte 1 Quardword=4 Word,數(shù)據(jù)在計(jì)算機(jī)中存放的原則是,低地址放低字節(jié)，高地址放高字節(jié)。,00H 01H 02H 03H 04H 05H 06H 07H 08H 09H 0AH 0BH 0CH 0DH,31H （字節(jié)）,7AFE06361FA4230BH（四字）,74CBH（字）,真值D 原碼B 反碼B 補(bǔ)碼B 補(bǔ)碼H +127 0111 1111 0111 1111 0111 1111 7F +0 0000 0000 0000 0000 0000 0000 00 -0 1000 0000 1111 1111 0

10、000 0000 00 -127 1111 1111 1000 0000 1000 0001 81 -128 / / 1000 0000 80 - +127 原碼/反碼/補(bǔ)碼0000 0000 0111 1111 （007FH） -127 原碼1000 0000 0111 1111 （807FH） 反碼1111 1111 1000 0000 （FF80H） 補(bǔ)碼1111 1111 1000 0001 （FF81H）,1.2 計(jì)算機(jī)的基本結(jié)構(gòu),一臺(tái)計(jì)算機(jī)是以運(yùn)算器為中心，由運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備和輸出設(shè)備組成。,輸入設(shè)備,存儲(chǔ)器,運(yùn)算器,控制器,輸出設(shè)備,微處理器是將運(yùn)算器和控制器以及

11、其它部件集為一體的大規(guī)模集成電路。,組成微計(jì)算機(jī)系統(tǒng)的各個(gè)部分利用總線連接在一起。,一、微處理器典型結(jié)構(gòu),根據(jù)指令發(fā)出控制信號(hào),地址總線,數(shù)據(jù)總線,控制總線,臨時(shí)存放單元：暫時(shí)存放數(shù)據(jù)和地址,指示棧項(xiàng)地址,存放下一條要執(zhí)行的指令的地址,存放運(yùn)算操作數(shù)和結(jié)果,以全加器為基礎(chǔ)，輔之以移位寄存器及相應(yīng)控制邏輯，完成加、減、乘、除四則運(yùn)算和各種邏輯運(yùn)算,寄存ALU操作結(jié)果的狀態(tài),二、存儲(chǔ)器,存儲(chǔ)器是計(jì)算機(jī)的存儲(chǔ)和記憶部件，用來(lái)存儲(chǔ)數(shù)據(jù)和程序。,內(nèi)存單元與地址 計(jì)算機(jī)的內(nèi)存儲(chǔ)器是由若干內(nèi)存單元組成的，每個(gè)內(nèi)存單元存放一個(gè)字節(jié)的二進(jìn)制信息。內(nèi)存單元的總數(shù)目叫內(nèi)存容量。 計(jì)算機(jī)給每個(gè)內(nèi)存單元分配一個(gè)惟一的地

12、址，通過(guò)地址對(duì)指定單元的數(shù)據(jù)進(jìn)行訪問(wèn)（讀寫(xiě)）。,內(nèi)存操作 讀操作CPU將內(nèi)存單元的內(nèi)容讀入到CPU； 寫(xiě)操作CPU將數(shù)據(jù)寫(xiě)到內(nèi)存單元。,內(nèi)存分類,每個(gè)內(nèi)存單元有一個(gè)地址，每個(gè)地址的內(nèi)存單元可存放1字節(jié)的數(shù)據(jù)-內(nèi)存單元的地址和內(nèi)容是不同的概念。,三、輸入輸出（I/O）設(shè)備的接口,I/O設(shè)備是微型機(jī)系統(tǒng)中的外部設(shè)備，承擔(dān)完成系統(tǒng)輸入/輸出、與外部交換信息的任務(wù)。 I/O設(shè)備種類繁多，結(jié)構(gòu)、原理各異，其工作速度、數(shù)據(jù)格式和邏輯電平都與CPU有很大差異。接口電路是聯(lián)系二者的橋梁。接口技術(shù)是進(jìn)一步學(xué)習(xí)計(jì)算機(jī)硬件電路、深入微機(jī)應(yīng)用領(lǐng)域的必備知識(shí)。 下面是部分常用I/O設(shè)備。,USB移動(dòng)硬盤(pán),MO磁光盤(pán),西

13、捷100G硬盤(pán),CF存儲(chǔ)卡,液晶顯示器,外置刻錄機(jī),外置刻錄機(jī),光電鼠標(biāo),無(wú)線藍(lán)牙光電鼠標(biāo),可折疊鍵盤(pán),可打印標(biāo)簽的鼠標(biāo),四、微計(jì)算機(jī)的總線結(jié)構(gòu),組成微機(jī)系統(tǒng)的各部分通過(guò)地址總線AB、數(shù)據(jù)總線DB和控制總線CB聯(lián)系在一起。,RAM,ROM,I/O接口,外設(shè),AB,DB,CB,MPU,總線是計(jì)算機(jī)中各類公共信號(hào)線的集合，是計(jì)算機(jī)系統(tǒng)中各部分聯(lián)絡(luò)的規(guī)范通道。,地址總線AB（Address Bus） 傳送CPU發(fā)出的地址信息，指明與CPU交換信息的內(nèi)存單元或I/O設(shè)備；單向。AB的數(shù)目決定了CPU可尋址的內(nèi)存空間。 數(shù)據(jù)總錢DB（Data Bus） 用來(lái)傳輸數(shù)據(jù)信息，雙向；CPU既可通過(guò)DB從內(nèi)存或

14、輸入設(shè)備讀入數(shù)據(jù)，又可通過(guò)DB將內(nèi)部數(shù)據(jù)送至內(nèi)存或輸出設(shè)備。DB的數(shù)目決定了并行傳輸?shù)臄?shù)據(jù)寬度（字長(zhǎng)）。 控制總線CB（Control Bus） 用來(lái)傳送控制信號(hào)、時(shí)序信號(hào)和狀態(tài)信息等。其中有的是CPU向內(nèi)存和外設(shè)發(fā)出的信息，有的則是內(nèi)存或外設(shè)向CPU發(fā)出的信息。CB的數(shù)目由控制信號(hào)的數(shù)量決定。,1.3 微型計(jì)算機(jī)基本工作原理,1.3.1 指令概述,指令：規(guī)定計(jì)算機(jī)執(zhí)行特定操作的命令，包括操作碼和操作數(shù); 指令系統(tǒng)：CPU全部指令的集合; 程序：由指令和數(shù)據(jù)編寫(xiě)而成的一個(gè)相互聯(lián)系的序列; 機(jī)器語(yǔ)言：計(jì)算機(jī)能直接識(shí)別、理解和執(zhí)行的二進(jìn)制代碼; 匯編語(yǔ)言：由字母等構(gòu)成的，與機(jī)器語(yǔ)言具有同等作用的符

15、號(hào)（助記符）。,指令是規(guī)定計(jì)算機(jī)執(zhí)行特定操作的命令 任何一條指令都包括兩部分：操作碼和地址碼。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；地址碼指明參加上述規(guī)定操作的數(shù)據(jù)存放地址或操作數(shù)。 微型計(jì)算機(jī)每執(zhí)行一條指令都是分成三個(gè)階段進(jìn)行：取指令（Fetch）、分析指令（Decode）和執(zhí)行指令（Execute）。 取指令階段的任務(wù)是根據(jù)程序計(jì)數(shù)器PC中的值，從存儲(chǔ)器讀出現(xiàn)行指令,送到指令寄存器IR，然后PC自動(dòng)加 1指向下一條指令地址。分析指令階段的任務(wù)是將IR中的指令操作碼譯碼，分析其指令性質(zhì)。如指令要求操作數(shù)，則尋找操作數(shù)地址。 執(zhí)行指令階段的任務(wù)是取出操作數(shù)，執(zhí)行指令規(guī)

16、定的操作。根據(jù)指令不同還可能寫(xiě)入操作結(jié)果。 微型機(jī)程序的執(zhí)行過(guò)程實(shí)際上就是周而復(fù)始地完成這三階段操作的過(guò)程，直至遇到停機(jī)指令時(shí)才結(jié)束整個(gè)機(jī)器的運(yùn)行。,指令類別,數(shù)據(jù)傳送與交換類指令 算術(shù)及邏輯類指令 輸入/輸出類指令 程序控制類指令 CPU控制類指令,1.3.2 指令示例,匯編語(yǔ)言源程序,對(duì)應(yīng)機(jī)器碼,ORG 1000H MOV A， 5CH B0H 5CH ADD A， 2EH 04H 2EH JO 100AH CAH 0AH 10H MOV 0200H， A A2H 00H 02H HLT F4H,立即數(shù),地址,程序執(zhí)行,指令執(zhí)行過(guò)程圖,CB,AB,DB,地址譯碼,讀控制,MOV A，5CH

17、 ADD A，2EH,1,1.4 微型計(jì)算機(jī)的基本功能與先進(jìn)技術(shù),順序執(zhí)行技術(shù) 計(jì)算機(jī)依次執(zhí)行存放在內(nèi)存中的程序（指令）。,微程序控制技術(shù) 為提高CPU控制功能的靈活性，將一條機(jī)器指令的作用用若干微程序的操作（微操作）實(shí)現(xiàn)；改變微程序便可實(shí)現(xiàn)改變CPU的控制功能。,流水線技術(shù) 流水線技術(shù)是一種將每條指令分解為多步，并讓各步操作重疊進(jìn)行，從而實(shí)現(xiàn)幾條指令并行處理的技術(shù)。,高速緩沖存儲(chǔ)器技術(shù) 為了加快運(yùn)算速度，普遍在CPU與常規(guī)主存儲(chǔ)器之間增設(shè)了一級(jí)或兩級(jí)高速小容量存儲(chǔ)器（Cache）。將將要執(zhí)行的指令和數(shù)據(jù)復(fù)制到緩存中，加快執(zhí)行速度。,虛擬存儲(chǔ)器技術(shù) 一種通過(guò)硬件和軟件的結(jié)合來(lái)擴(kuò)大用戶可用存儲(chǔ)空間的技術(shù)。程序預(yù)先放在外存儲(chǔ)器中，在操作系統(tǒng)的統(tǒng)一管理和調(diào)度下，按某種置換算法依次調(diào)入內(nèi)存儲(chǔ)器被CPU執(zhí)行。,亂序執(zhí)行技術(shù) 允許指令按照不同于程序中指定的順序發(fā)送給執(zhí)行部件，把不能立刻執(zhí)行的指令擱置在一邊而把能立刻執(zhí)行的后續(xù)指令提前處理。,CISC與 RISC結(jié)構(gòu) 現(xiàn)在的微處理器采用RISC技術(shù)為內(nèi)核,通過(guò)譯碼器,將它轉(zhuǎn)換成對(duì)外的CISC結(jié)構(gòu)。,（1）取指令：CPU從高速緩存或內(nèi)存中取一條指令。 （2）指令譯碼：分析指令性質(zhì)。 （3）地址生成：很多指令要訪問(wèn)存儲(chǔ)器中的操作數(shù)，操作數(shù)的地址也許在指令字中，也許要經(jīng)過(guò)某些運(yùn)算得到。 （4）取操作數(shù)：當(dāng)指令需要操作數(shù)時(shí)，就需再訪問(wèn)存