第4章 組合邏輯電路.ppt

1、第四章 組合邏輯電路,4.1 組合邏輯電路的分析 4.2 組合邏輯電路的設計 4.3 常用中規(guī)模組合邏輯部件的原理和應用 4.4 組合邏輯電路中的競爭與冒險,3. 譯碼器及其應用,譯碼是編碼的逆過程，即將每一組輸入二進制代碼“翻譯”成為一個特定的輸出信號，以表示它的原 。 譯碼器實現譯碼功能的數字電路稱為譯碼器。,熒光 發(fā)光二極管譯碼器 液晶顯示譯碼器,譯碼器分類,變量譯碼器 顯示譯碼器,二進制譯碼器 二十進制譯碼器,譯碼器的作用是將代碼的原意“翻譯”出來，用一個特定的輸出信號來代表。根據需要輸出信號可以是脈沖，也可以是電位。 譯碼器是多函數組合邏輯問題，而且輸出端數多于輸入端數。 譯碼器的輸

2、入為編碼信號，對應每一組編碼有一條輸出譯碼線。當某個編碼出現在輸入端時，相應的譯碼線上則輸出高電平(或低電平)，其它譯碼線則保持低電平(或高電平)。 早期的譯碼器大多用二極管矩陣來實現，現在多用半導體集成電路來完成。,(1) 二進制譯碼器變量譯碼器,二進制譯碼器是最簡單的一種譯碼器，我們以三位二進制譯碼電路為例。 三位二進制譯碼器輸入是3位二進制代碼，一共有8種狀態(tài)，譯碼器將每個輸入代碼譯成對應的一根輸出線上的高、低電平信號。因此，也把這個譯碼器叫做3線8線（38）譯碼器。, 列真值表,表 4 12 譯碼表（真值表）,二進制譯碼器,根據要求列真值表,圖 4 31 三位二進制譯碼矩陣（卡諾圖）,

3、 畫卡諾圖,由于每個方格都由一個數據占有，沒有多余狀態(tài)， 所以將每個方格自行圈起來即可。此時每個譯碼函數都由一個最小項組成。 即,二進制譯碼器, 寫邏輯表達式,根據卡諾圖寫出邏輯表達式,二進制譯碼器,圖 4 32 三位二進制碼譯碼器, 畫邏輯圖,根據邏輯表達式畫出邏輯圖,二進制譯碼器,(2) 十進制譯碼器,十進制譯碼器, 列真值表,根據要求列真值表,圖 4 33 8421BCD碼譯碼矩陣,十進制譯碼器, 畫卡諾圖,由8421BCD碼譯碼矩陣可得如下譯碼關系：,十進制譯碼器, 寫邏輯表達式,圖 4 34 8421BCD碼譯碼器,十進制譯碼器, 畫邏輯圖,根據邏輯表達式畫出譯碼電路邏輯圖,集成譯碼

4、器與前面講述的譯碼器工作原理一樣， 但考慮集成電路的特點，有以下幾個問題: 為了減輕信號的負載，故集成電路輸入一般都采用緩沖級，這樣外界信號只驅動一個門。 為了降低功率損耗，譯碼器的輸出端常常是反碼輸出，即輸出低電位有效。 為了便于擴大功能，增加了一些功能端，如使能端等。,(3) 集成譯碼器,圖 4-35 集成3-8譯碼器(74LS138)的電路圖和邏輯符號,集成3-8 譯碼器,三個二 進制碼 輸入端,八個 輸出 端,三個附加的使能端,使能端功能是：增加邏輯功能. 只有當E1=1，E2=E3=0時,該集成電路塊才工作，輸出取決于輸入的二進制碼，否則譯碼器被禁止。,表 413 功能表,將輸入的三

5、個二進制代碼，譯成8個低電平信號,高電平表示譯碼器被禁止，低電平有效。,圖4-36 3 - 8譯碼器擴大為 4 - 16 譯碼器,圖4-36所示是將3-8譯碼器擴展為4-16譯碼器的連接圖。通過此圖可看出使能端在擴大功能上的用途。,3-8譯碼器擴大為4-16譯碼器,又叫片選輸入端,E3作為使能端 (1)片E2 和() E1相連作為第四變量D的輸入端。 在E3= 0的前提下， 當D0時，(1)片選中，()片禁止，輸出由(1)片決定。 當D1時，(1)片禁止，()片工作，輸出由()片決定，其關系如下：,數字顯示譯碼器是不同于上述譯碼器的另一種譯碼。它是用來驅動數碼管的MSI。,(4)數字顯示譯碼驅

6、動電路,數碼管根據 發(fā)光段分為,七段數碼管 八段數碼管,發(fā)光段,可以用熒光材料(稱為熒光數碼管) 發(fā)光二極管(稱為LED數碼管) 液晶(稱為LCD數碼管),通過發(fā)光段，可以將BCD碼變成十進制數字，并在數碼管上顯示出來。 在數字式儀表、數控設備和微型計算機中是不可缺少的人機聯系手段。 七段數碼管所顯示的數字如圖 4 - 37 所示。,圖 4 37 七段數碼管,數字顯示譯碼器,由于各種顯示器件的驅動要求不同，對譯碼器的要求也各不相同，因此需要先對字符顯示器件作簡單介紹，然后再介紹顯示譯碼器。常見的七端字符顯示器有半導體數碼管和液晶顯示器。, 半導體發(fā)光二極管,發(fā)光二極管是一種特殊的二極管，當外加

7、正向電壓時，其中的電子可以直接與空穴復合，放出光子，即將電能轉換為光能，放出清晰悅目的光線。,數字顯示譯碼器,圖 4 38 LED數碼管,發(fā)光二極管可以封裝成單個的發(fā)光二極管，也可以封裝成七段數碼管，如圖438所示，圖中，每一段都是一個發(fā)光二極管。,數字顯示譯碼器,發(fā)光二極管的發(fā)光強度基本上與正向電流大小呈線性關系。圖439（a）是伏安特性，(b)是驅動電路。 由圖(a)可知，它的死區(qū)電壓比普通三極管高，其正向工作電壓一般為l.53V，達到光可見度的電流需幾毫安到十幾毫安,數字顯示譯碼器,圖 4 39 發(fā)光二極管的伏安特性和驅動電路 (a) 伏安特性； (b) 集成與非門驅動電路,LED每一段

8、為一個發(fā)光二極管，所以只要加上適當的正向電壓，該段即可發(fā)光，簡稱LED。 發(fā)光二極管使用的材料與普通的硅二極管和鍺二極管不同，有,數字顯示譯碼器,磷砷化鎵、磷化鎵、砷化鎵等幾種，而且半導體中的雜質濃度很高。,當外加正向電壓時，大量的電子和空穴在擴散過程中復合，其中一部分電子從導帶躍遷到價帶，把多余的能量以光的形式釋放出來，便發(fā)出一定波長的可見光。,數字顯示譯碼器,磷砷化鎵發(fā)光二極管發(fā)出光線的波長與磷和砷的比例有關，含磷的比例越 大波長越短，同時發(fā)光效率也隨之降低。目前生產的磷砷化鎵發(fā)光二極管(如BS201；BS211等)發(fā)出光線的波長在6500 左右，呈橙紅色。 在BS201等一些數碼管中還在

9、右下角處增設了一個小數點，形成了所謂八 段數碼管。,數字顯示譯碼器,圖 4 - 40LED的兩種接法 (a) 共陽極； (b) 共陰極,LED內部接法有兩種，即共陽極接法和共陰極接法，如圖所示。,低電平發(fā)光,高電平發(fā)光,半導體發(fā)光二極管顯示器件的優(yōu)點是體積小、工作可靠、壽命長、響應速度快、顏色豐富。缺點是功耗較大。, 液晶顯示器件,液晶顯示器件是一種新型的平板薄型顯示器件。由于它所需驅動電壓低，工作電流非常小，配合CMOS電路可以組成微功耗系統(tǒng)，故廣泛地用于電子鐘表、電子計算器儀器儀表以及彩電的圖像顯示等。,液晶是介于晶體和液體之間的有機化合物，既有液體的流動性和連續(xù)性，又具有晶體的某些光學特

10、性。 液晶顯示器件本身不發(fā)光(在黑暗中不能顯示數字)，而是依靠在外電場作用下，利用液晶分子的排列方向發(fā)生變化，使外光源透光率改變(調制)，完成電-光變換，即調制外界光線，使液晶不同部位顯現反差來達到顯示的目的。,顯示譯碼器的設計首先要考慮到顯示的字形。我們用驅動七段發(fā)光二極管的例子，來說明設計顯示譯碼器的過程。, 顯示譯碼器,圖 4 41 七段顯示譯碼器框圖,四個輸 端(一般是8421BCD碼),七個輸出端,圖 4 41 七段顯示譯碼器框圖,四個輸 端(一般是8421BCD碼),七個輸出端,設計步驟：,對于每個輸出變量，均應作出其真值表 再用卡諾圖進行化簡。,表 4 14 真值表,七段顯示譯碼

11、器的真值表,此表是采用共陽極數碼管，對應極為低電平時亮，高電平時滅。 對每一段用卡諾圖化簡，可以得到各段的最簡表達式。,圖 4 42 a段的化簡,以a段為例，進行化簡,同理可以得到,集成時為了擴大功能，增加附加控制功能: 熄滅輸入信號BI 燈測試信號LT 滅“0”輸入RBI 滅“0”輸出RBO 其功能介紹如下：,熄滅輸入信號 BI：當BI=0 時，不管其它輸入端狀態(tài)如何，七段數碼管均處于熄滅狀態(tài)，不顯示數字。 燈測試信號 LT：當BI=1，LT=0 時，不管輸入DCBA狀態(tài)如何， 七段均發(fā)亮，顯示“8”。它主要用來檢測數碼管是否損壞。,滅“0”輸入 RBI: 當BI=LT=1，RBI=0 時，

12、輸入DCBA為0000， 各段均熄滅，不顯示“0”。而DCBA為其它各種組合時， 正常顯示。 它主要用來熄滅無效的前零和后零。 如 0093.2300，顯然前兩個零和后兩個零均無效，則可使用RBI使之熄滅，顯示93.23。 滅“0”輸出 RBO：當本位的“0”熄滅時，RBO=0，在多位顯示系統(tǒng)中，它與下一位的RBI相連，通知下位如果是零也可熄滅。,表 4 14 真值表,增加附加控制功能的七段顯示譯碼器的真值表,熄滅輸入信號 BI：當BI=0 時，不管其它輸入端狀態(tài)如何，七段數碼管均處于熄滅狀態(tài)。,燈測試信號 LT： 當BI=1，LT=0 時，不管輸入DCBA狀態(tài)如何， 七段均發(fā)亮，顯示“8”。

13、,滅“0”輸入 RBI: 當BI=LT=1，RBI=0 時，輸入DCBA為0000， 各段均熄滅，不顯示“0”。它主要用來熄滅無效的前零和后零。 ,圖 4 43 集成數字顯示譯碼器74LS48,74LS48集成數字顯示譯碼器,(5) 譯碼器的應用(用譯碼器組成組合邏輯電路),驅動各種顯示器件 存貯系統(tǒng)和其它數字系統(tǒng)的地址譯碼 組成脈沖分配器 程序計數器 代碼轉換 邏輯函數發(fā)生器等,例13 用譯碼器設計兩個一位二進制數的全加器。解：,（1）列全加器真值表,（2）寫表達式,譯碼器的應用,圖 4 44 用 3-8 譯碼器組成全加器,(3) 畫用 3-8 譯碼器組成的全加器邏輯圖,譯碼器的應用,例14

14、 用 4-10譯碼器(8421BCD碼譯碼器)實現單“1”檢測電路,解: 單“1”檢測的函數式為,（1）列全加器真值表,（2）寫表達式,譯碼器的應用,圖 4 45 單“1”檢測電路,(3) 畫用 3-8 譯碼器組成的單“1”檢測電路邏輯圖,譯碼器的應用,數據分配器將一路輸入數據，根據需要傳送到多個輸出端的任何一個輸出端的電路，叫數據分配器，又稱多路分配器或多路解調器，其功能相當于單刀多擲開關，如圖所示。 常用的數據分配器有1路4路(74LSl39)、1路8路(74LSl38)、1路16路(74LSl54)。,用譯碼器構成數據分配器,圖 4 46 數據分配器方框圖和開關比擬圖,譯碼器的應用,下面

15、以74LSl38為例說明數據分配器的組成和基本原理。74LSl38不僅可以用3線8線譯碼器，而且還可以用作1路8路數據分配器，如圖所示。,圖 4 47 用74LS138組成八路分配器,譯碼輸出Y0Y7改作8路數據輸出，譯碼輸入A0A2改作為3個選擇輸入，用于決定輸入數據分配到哪一路輸出端上。三個選通輸入端E1、E2、E3可以選用其中任意二個作為數據輸入D。,譯碼器的應用,圖 4 47 用74LS138組成八路分配器,工作原理：,將數據I接到E2和E3上， E1接高電平. 當I=0，即E2=E3 =0時，譯碼器被選中，則根據地址A2A1A0的變化將I=0信號分配至相應端輸出端。,如A2A1A00

16、11，則Y3=0，其余端均為“1”，即將I=0信號分配至Y3輸出。 當I= 1，即E2=E3 =1時，該譯碼器被禁止，不工作，譯碼器每一輸出均為1。,譯碼器的應用,譯碼器在數字系統(tǒng)中常為其它集成電路產生片選信號。如在存儲器系統(tǒng)中作地址譯碼，功能擴展時作為選擇信號； 計算機CPU采用總線結構，全部外設均掛在總線上，而CPU某一時刻只能和一個外部設備交換信息，此時就通過譯碼器的輸出作為相應外設的片選信號，電路如圖448所示。,譯碼器的應用,圖 4 48 譯碼器作為其它芯片的片選信號,譯碼器的應用,當A1A000時，選中(1)設備，其余外部設備均不工作。,4.3.3 數據選擇器及多路分配器,數據選擇

17、器又稱“多路開關”或“多路調制器”。它的功能是在選擇輸入(又稱“地址輸入”)信號的作用下，從多個數據輸入通道中選擇某一通道的數據(數字信息)傳輸至輸出端。數據選擇器的邏輯圖如圖449所示。,圖 4 49 數據選擇器框圖及開關比擬圖 (a) 數據選擇器邏輯符號； (b) 單刀多路開關比擬數據選擇器,數據選擇器和多路分配器邏輯圖比較,數據分配器，又稱多路分配器。將一路輸入數據，根據需要傳送到多個輸出端的任何一個端，其功能相當于單刀多擲開關,數據選擇器又稱“多路開關”，在選擇輸入信號的作用下，從多個數據輸入通道中選擇某一通道的數據傳輸至輸出端。,數據選擇器及多路分配器,其中A1A2An決定開關位置，

18、以便決定輸出是哪一路的輸入信號或輸入送哪一路輸出。 A變量又稱地址變量。如地址變量有兩個(A1A0)，則它有四種組合，即有四個地址，可以選擇四路信息。顯然，當要選八路信息時，則應有三個地址變量。,1. 數據選擇器,數據選擇器又稱多路選擇器，常以MUX表示。 常用的選擇器有二選一；四選一；八選一、十六選一等。如輸入數據更多，則可以由上述選擇器擴大功能而得，如三十二選一、六十四選一等。,圖 4 50 四選一MUX,（1）四選一數據選擇器邏輯圖,D0D3是數據輸入端，A1A0是數據通道選擇控制信號，即地址變量； E是使能端，控制數據選通是否有效. 當E=0時，允許收據選通; 當E1時，F0， 輸出與

19、輸入數據無關，即禁止數據輸入，故又稱E端為禁止端。,數 據 輸 入 端,數據 通道 選擇 控制 信號 (地址變量),使 能 端,低 電 平 有 效,（2）四選一數據選擇器的輸出邏輯表達式,表 4 15 功能表,（3）四選一數據選擇器的功能表,由公式,列出功能表,表 4 15 功能表,由功能表可見,當E=1時，不管其它輸入如何，輸出端都為0。只有當E=0時，才能輸出與地址碼相應的那路數據。當輸入數據較多時，可選用八選一數據選擇器或十六選一數據選擇器等。,二位四選一數據選擇器 74LS153； 四位二選一數據選擇器 74LS150； 八選一數據選擇器 74LS151； 十六選一數據選擇器 74LS

20、150。,集成數據選擇器有如下幾種：,實際應用中經常采用級聯的方法來擴展輸入端。,擴展的方法,用使能端 不用使能端,圖 4 51 四選一擴展為八選一,例15 將四選一數據選擇器擴為八選一數據選擇器。,解：,第三個地址端A2直接接到的使能端，通過反相器接到片的使能端。當A2=0 時，選中，禁止。 F輸出F1，即從D0D3中選一路輸出；當A2=1時，禁止， 選中。F輸出F2, 即從D4D7 中選一路輸出。這一過程可由下表列出：,用二片四選一和一個反相器、一個或門即可。如圖所示。,用使能端擴展輸入端,解：由于十六選一有十六個數據輸入端，因此至少應該有四片四選一數據選擇器。 利用使能端作為片選端。 片

21、選信號由譯碼器輸出端供給。 十六選一應該有四個地址端，高兩位作為譯碼器的變量輸入，低兩位作為四選一數據選擇器的地址端。電路連接如圖4-52所示。,例16 將四選一數據選擇器擴大為十六選一數據選擇器。,圖 4 52 四選一擴大為十六選一,當A3A2為00時，選中片，輸出F為D0D3; 當A3A2為01時， 選中片，輸出F為D4D7; 當A3A2為 10 時，選中片， 輸出F為D8D11； 當A3A2為11時，選中片，輸出F為D12D15。,圖4-53 不用使能端且采用二 級級聯擴展數據選擇器 （b）四選一擴為十六選一的方法,不用使能端擴展輸入端,高地址變量接到輸出數據 選擇器的地址端，低地址變量

22、接到輸入數據選擇器的地址端。,四選一擴為八選一的方法,2. 數據選擇器的應用,由上述四選一數據選擇器的輸出公式,(mi為A1, A0組成的最小項),數據選擇器除了用來選擇輸出信號，實現時分多路通信外，還可以作為函數發(fā)生器，用來實現組合邏輯電路。 實現方法可以用代數法，也可用卡諾圖法。,(1) 代數法,四選一數據選擇器,可以看出，對于A1A0的每一種組合都對應一個輸入Di。如果把輸入Di接到A1A0的每一種組合的輸出值(0或1)，則這個四選一數據選擇器正好實現邏輯函數F=f(A1A0)。 如數據輸入端接入邏輯變量，則可擴大數據選擇器實現邏輯函數的變量范圍。這樣，用多路選擇器來實現邏輯函數時，我們

23、所要做的工作是：選擇控制變量即地址變量且確定加至每個數據輸入端Di的值(可為常量，變量，布爾函數)。下面通過例子說明具體設計方法。,例17 用四選一數據選擇器實現二變量異或表示式,表 4 16 真值表,圖 4 54 例 17 圖,解: 二變量異或表示式為,三變量多數表決器真值表及八選一數據選擇器功能如表 4-17 所示。則,表 4 17 真值表,例18 用數據選擇器實現三變量多數表決器。,邏輯圖,與四選一方程對比,由公式確定Di如下：,為使F= F則令,畫出邏輯圖,圖 4 55 例 18 電路連接圖,為使F= F則令,首先選定地址變量；然后在卡諾圖上確定地址變量控制范圍，即輸入數據區(qū)；最后由數

24、據區(qū)確定每一數據輸入端的連接。,(2) 卡諾圖法,例19 用卡諾圖完成例 18用數據選擇器實現三變量多數表決器。,圖 4 56 卡諾圖確定例 18Di端,解：由真值表得卡諾圖如圖 4-56 所示，選定A2A1為地址變量。 在控制范圍內求得Di數：D0=0,D1=A0, D2=A0, D3=1。結果與代數法所得結果相同。,圖 4 57 用卡諾圖設計例 20,例20 用四選一數據選擇器實現如下邏輯函數,F=(0，1, 5, 6, 7, 9, 10, 14, 15) 解：選地址A1A0變量為AB，則變量CD將反映在數據輸入端。如圖 4 -57 所示。,例21 運用數據選擇器產生 01101001 序

25、列,圖 4 58 數據選擇器產生序列信號,解: 利用一片八選一數據選擇器，只需D0=D3=D5=D6=0， D1=D2=D4=D7=1即可產生 01101001 序列，如圖 4 - 58 所示。,例22 利用數據選擇器實現分時傳輸。要求用數據選擇器分時傳送四位 8421BCD碼，并譯碼顯示。 解: 一般講，一個數碼管需要一個七段譯碼顯示器。 我們利用數據選擇器組成動態(tài)顯示，這樣若干個數據管可共用一片七段譯碼顯示器。 用四片四選一，四位 8421BCD如下連接：個位全送至數據選擇器的D0位，十位送D1,百位送D2, 千位送D3。,當地址碼為00時，數據選擇器傳送的是8421BCD的個位。 當地址

26、碼為01、10、11 時分別傳送十位、百位、千位。 經譯碼后就分別得到個位、十位、百位、千位的七段碼。,圖 4 -59用數據選擇器分時傳輸組成動態(tài)譯碼,哪一個數碼管亮， 受地址碼經 2 - 4 譯碼器的輸出控制。當A1A0=00時，Y0=0，則個位數碼管亮。其它依次類推為十位、百位、千位數碼管亮。邏輯圖如圖4 - 59 所示。,如當A1A0=00時，DCBA=1001，譯碼器Y0=0，則個位顯示9。同理，當A1A0=01時，DCBA=0111, Y1=0, 十位顯示7。A1A0=10 時，DCBA=0000, Y2=0，百位顯示0。A1A0=11時，DCBA=0011, Y3=0，千位顯示 3

27、。只要地址變量變化周期大于25次/s，人的眼睛就無明顯閃爍感。,將一路輸入分配至多路輸出，一般由譯碼器完成。,3.多路分配器,4.3.4 數字比較器,將兩個一位數A和B進行大小比較，一般有三種可能： AB, AB, FAB和FA=B。假設與比較結果相符的輸出為1，不符的為0，則可列出其真值表如表4-18所示。,1. 一位數字比較器,表 4 18 一位比較器真值表,由真值表得出各輸出邏輯表達式為,圖 4 60 一位比較器邏輯圖,根據邏輯表達式,畫出邏輯圖,2. 集成數字比較器,圖 4 61 四位比較器74LS85引腳圖,圖 4 62 四位比較器74LS85邏輯圖,表 4 19 74LS85比較器

28、功能表,(1)若A3B3，則可以肯定AB，這時輸出FAB=1;若A3B2,則FAB=1；若A2B2，則FAB=1。 (3) 只有當A2=B2時，再繼續(xù)比較A1, B1。 依次類推，直到所有的高位都相等時，才比較最低位。這種從高位開始比較的方法要比從低位開始比較的方法速度快。 應用“級聯輸入”端能擴展邏輯功能。,由功能表的最后三行可看出,當A3A2A1A0=B3B2B1B0時，比較的結果決定于“級聯輸入”端, 這說明： (1) 當應用一塊芯片來比較四位二進制數時，應使級聯輸入端的“A=B”端接1，“AB”端與“AB”端都接0， 這樣就能完整地比較出三種可能的結果。 (2) 若要擴展比較位數時，可

29、應用級聯輸入端作片間連接。,(1) 串聯方式擴展。例如，將兩片四位比較器擴展為八位比較器?？梢詫善酒撨B接，即將低位芯片的輸出端FAB, FAB, AB和A=B，如圖4-63所示。這樣，當高四位都相等時，就可由低四位來決定兩數的大小。,圖 4 63 四位比較器擴展為八位比較器,3. 集成比較器功能的擴展,(2) 并聯方式擴展。,圖 4 64 四位比較器擴展為十六位比較器,4.4 組合邏輯電路中的競爭與冒險,4.4.1 競爭現象,前面在分析和設計組合邏輯電路時，只是考慮了輸入和輸出的穩(wěn)態(tài)關系，而沒有涉及邏輯電路從一個穩(wěn)態(tài)轉換到另一個穩(wěn)態(tài)的過渡過程，即沒有考慮到門電路的延遲時間對電路產生的影

30、響。 實際上，任何一個門電路都具有一定的傳輸延遲時間.由于各個門的傳輸時間差異，或者輸入信號通過的門的級數不同造成的傳輸時間差異，會使一個或幾個輸入信號經不同的路徑到達同一點的時間有先后,這種現象稱為競爭。,組合邏輯電路中的競爭與冒險,圖 4 65 競爭示意圖,如圖465所示，變量A有兩條路徑；一條通過門1、門2到達門4，另一條通過門3到達門4。故變量A具有競爭能力，而B、C僅有一條路徑到達門4，稱為無競爭能力的變量。 由于集成門電路離散性較大，因此延遲時間也不同。哪條路徑上的總延時大，由實際測量而定，因此競爭的結果是隨機的。,組合邏輯電路中的競爭與冒險,下面為了分析問題方便，我們假定每個門的

31、延時均相同。 大多數組合邏輯電路均存在著競爭，有的競爭不會帶來不良影響，有的競爭卻會導致邏輯錯誤。,4.4.2 冒險現象,競爭則發(fā)生在從一種穩(wěn)態(tài)變到另一種穩(wěn)態(tài)的過程中，即發(fā)生在輸入變量變化時。,4.4.2 冒險現象,當某個變量發(fā)生變化時，在輸出端出現不應有的尖脈沖，稱這種情況為冒險現象。 而尖脈沖對有的系統(tǒng)(如時序系統(tǒng)的觸發(fā)器)是危險的，將產生誤動作。 根據出現的尖脈沖的極性，冒險又可分為偏“1”冒險和偏“0”冒險。,1. 偏“1”冒險(輸出負脈沖),在圖中， ，若輸入變量B=C=1，則有 在靜態(tài)時，不論A取何值，F恒為1，但是當A變化時，由于各條路徑的時延不同，將會出現如圖466所 示的情況。,1. 偏“1”冒險(輸出負脈沖),圖 4 66 偏“1”冒險的形成的過程,圖中tpd是各個門的平均傳輸延遲時間，由圖可見，當變量