第2章_4_場效應晶體管.ppt

1、(Metal-Oxide-Semiconductor Field Effect Transnsator),2.6 MOS場效應晶體管,在微處理器和存儲器方面，MOS集成電路幾乎占據(jù)了絕對位置。,促進MOS晶體管發(fā)展的4大技術(shù),半導體表面的穩(wěn)定化技術(shù) 各種柵絕緣膜的實用化技術(shù) 自對準結(jié)構(gòu)的MOS工藝 閾值電壓的控制技術(shù),2.6.1 MOSFET結(jié)構(gòu),MOSFET: MOS field-effect transistor 也叫：絕緣柵場效應晶體管（Insulated Gate, IGFET） 金屬-絕緣體-半導體場效應晶體管(MISFET) 電壓控制電流場效應晶體管 分為N溝道和P溝道，每一類又分

2、為增強型和耗盡型。,1 MOSFET結(jié)構(gòu)示意圖,MOS器件的表征：,溝道長度,溝道寬度,2 MOS 結(jié)構(gòu),MOS是采用電場控制感應電荷的方式控制導電溝道. 為了形成電場,在導電溝道區(qū)的止面覆蓋了一層很薄的二氧化硅層,稱為柵氧化層. 柵氧化層上覆蓋一層金屬鋁或多晶硅,形成柵電極.構(gòu)成一種金屬-氧化物-半導體結(jié)構(gòu),故稱為MOS結(jié)構(gòu).目前柵極大多采用多晶硅.,2.6.2 MOSFET工作原理（NMOS為例）,NMOS工作原理,VDS VGS - VT,VDS = VGS - VT,VDS VGS - VT,閾值電壓： 強反型層形成溝道時的柵源電壓VT； (表面反型產(chǎn)生的載流子數(shù)目等于襯底多子的數(shù)目)

3、 線性區(qū)(Linear region) ： VDS = VGS - VT 過渡區(qū) ： 截止區(qū)（Cut off）： VGS VT 擊穿區(qū)：PN結(jié)擊穿；,1 VGS小于等于0的情況:截止區(qū) 兩個背靠背的PN結(jié),源漏間阻抗很大,電流近似為0。對應于直流伏安特性中的截止區(qū)。,2 溝道的形成和閾值電壓:線性區(qū),（1）導電溝道的形成,圖1 P型半導體,(2)、表面電荷減少(施加正電壓),(3)、形成耗盡層（繼續(xù)增大正電壓）,(4)、形成反型層（電壓超過一定值VT）,表面場效應形成反型層（MOS電容結(jié)構(gòu)）,反型層是以電子為載流子的N型薄層,就在N+型源區(qū)和N+型漏區(qū)間形成通道稱為溝道。 VDS VGS -

4、VT,（1）線性區(qū)：VGS-VTVDS 令：K= Cox n 工藝因子 Cox :單位面積電容； n：電子遷移率 N=K(W/L) 導電因子 則： IDS=N(VGS-VTN)-VDS/2.VDS 線性區(qū)的電壓-電流方程 當工藝一定時，K一定，N與（W/L）有關(guān)。,（2）飽和區(qū)：VDSVGS-VT,L,S,D,VDS,VDS,-(,VGS-VT),VGS-VT,VGS-VT不變，VDS增加的電壓主要降在L上，由于LL，電子移動速度主要由反型區(qū)的漂移運動決定。所以，將以VGS-VT取代線性區(qū)電流公式中的VDS得到飽和區(qū)的電流電壓表達式：,溝道夾斷,溝道長度調(diào)制效應,MOS的電流電壓特性,（3）截

5、止區(qū)： VGS-VT 0 IDS=0,IDS,輸出特性曲線,VDS,0,線性區(qū),飽和區(qū),|,VG5|,|VG4|,|VG3|,|VG2|,|VG1|,VGS-VT0,VDS =VGS-VT,截止區(qū),（4）亞閾值區(qū),柵電壓低于閾值電壓時，MOS管中形成弱反型層，漏電流IDS雖然很小，但并不為0，而時隨柵電壓成指數(shù)規(guī)律變化，稱此時的電流為弱反型電流或者亞閾值電流，它主要是由載流子擴散引起的。 當VDS大于200mv時，電流的簡化公式有： 其中I0為VT為0時的電流，它是一個實驗值； VTkT/q； z為一個非理想因子，z1； （5）擊穿區(qū) VDS增大到一定程度，使晶體管漏-襯底PN結(jié)擊穿。,二、P

6、MOS管IV特性 電流-電壓表達式： 線性區(qū)：IDS=P (|VDS|-|VTp|-|VDS|/2) |VDS| 飽和區(qū)：IDS=(P/2)(|VGS|-|VTp|),襯底偏置（背柵）效應,如果MOS管的源區(qū)和襯底電壓不一致，就會產(chǎn)生襯底偏置效應，會對閾值電壓產(chǎn)生影響： 其中：g 為襯底閾值參數(shù)或者體效應系數(shù)； F 為強反型層的表面勢； VBS為襯底對源區(qū)的電壓； VT0為VBS為0時的閾值電壓；,1.襯底摻雜濃度是一個重要的參數(shù)，襯底摻雜濃度越低，器件的閾值電壓將越小 2.柵材料和硅襯底的功函數(shù)差的數(shù)值對閾值電壓有影響。 3.柵氧化層厚度決定的單位面積電容的大小，單位面積柵電容越大，閾值電壓

7、將越小，柵氧化層厚度應綜合考慮 一般通過改變襯底摻雜濃度調(diào)整器件的閾值電壓,MOS晶體管類別,按載流子類型分： NMOS: 也稱為N溝道，載流子為電子。 PMOS: 也稱為P溝道，載流子為空穴。 按導通類型分： 增強型： 耗盡型： 四種MOS晶體管：N溝增強型；N溝耗盡型；P溝增強型；P溝耗盡型,（1）N溝增強：,VDS,VGS=VT,IDS,VGS,VT,IDS,(b)N溝耗盡：,（C）P溝增強,（d）P溝耗盡,截止區(qū)： 非飽和區(qū)(線性區(qū)和過渡區(qū))： 飽和區(qū),2.6.3 MOSFET伏-安特性,有效溝道長度Leff MOS晶體管的跨導為： 非飽和狀態(tài),飽和狀態(tài)： 溝道電阻： 特征頻率：,1.

8、MOS閾值電壓 對NMOS而言： VFB為平帶電壓。它表示由于柵極材料和襯底材料間的功函數(shù)差以及柵氧化層中固定電荷的影響引起的電壓偏移。 VS為功函數(shù)的影響，QSS為氧化層固定電荷密度，COX為單位面積柵氧化層電容（MOS電容）,2.6.4 MOS管的電壓,2 閾值電壓和襯底電壓的關(guān)系 3閾值電壓和溝道尺寸的關(guān)系 隨L的減小而減小，隨W的增大而增大。,MOSFET是一種表面型器件，其工作電流沿表面橫向流動，因此其特性和橫向尺寸有很強聯(lián)系。 L越小，fT和 gm均越大，且集成度也越高，因此，減小尺寸將有益于MOS特性的提高。 MOSFET是多子器件，沒有少數(shù)載流子復合和存儲，因此器件速度較高。

9、提高遷移率n也將使fT和gm提高，采用高遷移率材料做晶體管是方向。 MOS晶體管是通過改變外加柵壓的大小來控制導電溝道。,2.6.5 MOS晶體管的特點,由于柵源極間有絕緣介質(zhì)二氧化硅的隔離,因此呈現(xiàn)純電容性高輸入阻抗。 由于溝道和襯底之間構(gòu)成PN結(jié).為保證只在溝道中有電流流過,使用時必然使源區(qū),漏區(qū),以及溝道區(qū)與襯底之間的PN結(jié)處于反偏.這樣在同一襯底上形成的多個MOS管之間具有自動隔離的效果。 目前用多晶硅取代鋁作柵極材料.多晶硅耐高溫,可形成自對準工藝，摻雜多晶硅又可用途內(nèi)連線。 為了克服電阻增大導致的布線延遲,又出現(xiàn)了用鎢鉬及其硅化物作柵極的材料,其電阻率比多晶硅低兩個數(shù)量級。,2.6

10、.6 MOS 晶體管模型和模型參數(shù) L、W 溝道長度和寬度 VTO 零偏閾值電壓 KP跨導系數(shù)（unCox) GAMMA 體效應系數(shù) PHI費米勢 LAMBDA 溝道長度調(diào)制系數(shù) R（D，S）漏和源區(qū)串聯(lián)電阻 CB（D，S）零偏B-D，B-S結(jié)電容 IS 襯底結(jié)飽和電流 CGSO 單位溝道寬度柵覆蓋電容 CGBO 單位溝道寬度柵-襯底覆蓋電容 PB襯底結(jié)接觸電勢 CJ 襯底結(jié)零偏勢壘電容 MJ 梯度因子，RSH薄層電阻,(1)柵自對準工藝 在MOS工藝水平中，在柵氧化層上先利用多晶硅制做柵極，在形成源漏區(qū)進行擴散或進行離子注入時柵極能起到掩膜的作用，自動保證了柵金屬與源漏區(qū)的對準問題，此技術(shù)稱為自對準工藝。 (2)硅柵結(jié)構(gòu) 多晶硅柵還可以做互連線,有利