EDA 技術(shù):EDA技術(shù)及應(yīng)用實驗指導(dǎo)書_第1頁
EDA 技術(shù):EDA技術(shù)及應(yīng)用實驗指導(dǎo)書_第2頁
EDA 技術(shù):EDA技術(shù)及應(yīng)用實驗指導(dǎo)書_第3頁
EDA 技術(shù):EDA技術(shù)及應(yīng)用實驗指導(dǎo)書_第4頁
EDA 技術(shù):EDA技術(shù)及應(yīng)用實驗指導(dǎo)書_第5頁
已閱讀5頁,還剩21頁未讀 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

1、EDA技術(shù)及應(yīng)用實驗指導(dǎo)書顧慶水序 言EDA技術(shù)及應(yīng)用實驗指導(dǎo)書是與理論課程EDA技術(shù)及應(yīng)用配套開出的,是電信專業(yè)的一門專業(yè)實驗課程,對電信專業(yè)的學(xué)生具有非常重要的作用。本實驗課與理論課同時進(jìn)行,與理論課有著較密切的聯(lián)系。因此同學(xué)們在做本實驗之前必須具備以下的基礎(chǔ)知識:1、數(shù)字電路的基礎(chǔ)知識;2、電子計算機常用操作系統(tǒng)的使用方法;3、一定的英語基礎(chǔ);4、必須有一定的理論知識做基礎(chǔ),與理論課同時進(jìn)行。PLD(可編程邏輯器件)是與ISP(在系統(tǒng)可編程)技術(shù)和EDA(電子設(shè)計自動化)工具緊密結(jié)合、同時進(jìn)行的。它代表了數(shù)字電信領(lǐng)域的最高水平,給數(shù)字電路的設(shè)計帶來了革命性的變化。從70 年代第一片可編程

2、邏輯器件PROM的誕生到現(xiàn)在的CPLD/FPGA,數(shù)字系統(tǒng)的設(shè)計發(fā)生了本質(zhì)的變化。從傳統(tǒng)的對電路板的設(shè)計到現(xiàn)在的基于芯片的設(shè)計,使得數(shù)字系統(tǒng)設(shè)計的效率大大提高,產(chǎn)品更新速度大大加快,設(shè)計周期大大變短。所以同學(xué)們學(xué)習(xí)本課程有著非常重要的意義。本實驗不同于其它實驗,他的實驗手段和實驗方法都有了重大的變化,主要體現(xiàn)在以下幾個方面:首先:實驗方法不同本實驗是在PC平臺上,用原理圖或文本進(jìn)行輸入,然后進(jìn)行編譯,通過之后再進(jìn)行波形仿真,如有缺陷,再回過頭去對源文件進(jìn)行修改。其流程圖如下:修改修改修改編寫源文件編譯仿真下載其次:實驗手段不同本實驗是利用ISP技術(shù)、采用EDA工具、應(yīng)用PLD 器件,在PC平臺

3、上進(jìn)行的。第三、本實驗課的目的學(xué)生學(xué)習(xí)完本實驗課后,應(yīng)達(dá)到如下的要求:1、能熟練使用本實驗的配套EDA軟件Mux+plus;2、掌握PLD 芯片的基本使用方法,能用現(xiàn)代數(shù)字系統(tǒng)的設(shè)計方法進(jìn)行基本的數(shù)字系統(tǒng)設(shè)計;3、掌握圖形編輯和VHDL文本編輯兩種設(shè)計方法,重點是VHDL文本編輯;4、具備基本的開發(fā)能力,為后續(xù)學(xué)習(xí)打下堅實的基礎(chǔ)。實驗規(guī)則為了維護(hù)正常的實驗教學(xué)次序,提高實驗課的教學(xué)質(zhì)量,順利的完成各項實驗任務(wù),確保人身、設(shè)備安全,特制定如下實驗規(guī)則:一、實驗前必須充分預(yù)習(xí),完成指定的預(yù)習(xí)內(nèi)容,并寫出預(yù)習(xí)報告,預(yù)習(xí)要求如下:1、認(rèn)真閱讀本實驗指導(dǎo)書,分析掌握本次實驗的基本原理;2、完成各實驗預(yù)習(xí)

4、要求中指定的內(nèi)容;3、熟悉實驗任務(wù)。二、實驗時,認(rèn)真、仔細(xì)的寫出源程序,進(jìn)行調(diào)試,有問題向指導(dǎo)老師舉手提問;調(diào)試成功準(zhǔn)備下載時,必須請示指導(dǎo)老師,得到允許方可下載。三、實驗時注意觀察,如發(fā)現(xiàn)有異常現(xiàn)象(電腦故障或?qū)嶒炏涔收希?,必須及時報告指導(dǎo)老師,嚴(yán)禁私自亂動。四、實驗過程中應(yīng)仔細(xì)觀察實驗現(xiàn)象,認(rèn)真記錄實驗數(shù)據(jù)、波形、邏輯關(guān)系及其它現(xiàn)象,記錄的原始結(jié)果必須經(jīng)指導(dǎo)教師審閱簽字后,方可離開。五、自覺保持實驗室的肅靜、整潔;實驗結(jié)束后,必須清理實驗桌,將實驗設(shè)備、工具、導(dǎo)線按規(guī)定放好,并填寫儀器設(shè)備使用記錄。六、凡有下列情況之一者,不準(zhǔn)做實驗:1、沒有寫預(yù)習(xí)報告者;2、實驗開始后遲到10 分鐘以上者

5、;3、實驗中不遵守實驗室有關(guān)規(guī)定,不愛護(hù)儀器,表現(xiàn)不好而又不服從管理教育者;七、實驗后,必須認(rèn)真作好實驗報告,下次實驗時交實驗指導(dǎo)老師批閱。沒交實驗報告者,在規(guī)定時間里必須交給實驗指導(dǎo)老師,否則視為缺做一次實驗。八、一次未做實驗,本實驗課成績視為不及格,原則上與下一屆學(xué)生進(jìn)行重修。以上實驗規(guī)則,請同學(xué)們自覺遵守,并互相監(jiān)督。數(shù)字系統(tǒng)實驗室儀器設(shè)備操作規(guī)程1、 指導(dǎo)教師或?qū)嶒灩ぷ魅藛T應(yīng)密切注視實驗人員的操作行為,如發(fā)現(xiàn)不按操作規(guī)程辦事,或隨意亂動室內(nèi)的儀器設(shè)備,應(yīng)予以制止;2、 進(jìn)行本實驗的學(xué)生,應(yīng)具備一定的電腦知識,基本熟悉windows操作系統(tǒng)的應(yīng)用;3、 實驗前,學(xué)生應(yīng)在實驗教師的指導(dǎo)下,

6、學(xué)習(xí)實驗軟件max+plus軟件的基本使用方法,了解數(shù)字邏輯實驗箱的使用方法,并在實驗中逐步熟悉;4、 本實驗室的儀器設(shè)備較貴重,嚴(yán)禁隨意亂動;嚴(yán)禁在電腦上私設(shè)密碼;實驗時,必須按實驗程序進(jìn)行;5、 實驗中,對于學(xué)生使用的各種儀器、儀表及實驗連線,必須經(jīng)實驗指導(dǎo)教師審查確認(rèn)后,方可接通電源;通電后,應(yīng)隨時觀察是否正常工作,如發(fā)現(xiàn)異常情況,應(yīng)立即切斷電源,并報告指導(dǎo)教師,在故障未排除之前,嚴(yán)禁強行通電,否則后果自負(fù);6、 學(xué)生在指定桌上實驗,除本桌儀器外,不得擅自取用其它儀器設(shè)備;如確需要取用,須經(jīng)指導(dǎo)教師同意;7、 實驗過程中,如發(fā)現(xiàn)損壞儀器設(shè)備、儀表工具,或軟件不能正常使用等情況,應(yīng)立即報告

7、指導(dǎo)教師或?qū)嶒灩ぷ魅藛T;8、 實驗完畢后,實驗人員應(yīng)清點好實驗所用的一切儀器設(shè)備,并經(jīng)實驗指導(dǎo)教師同意后方可離開;9、違規(guī)操作損壞的設(shè)備,除照價賠償外,并給予相應(yīng)的紀(jì)律處分。目 錄序 言2實驗規(guī)則3數(shù)字系統(tǒng)實驗室儀器設(shè)備操作規(guī)程4目 錄5實驗一:八位全加器的設(shè)計6實驗二、用七段LED顯示8421BCD碼的VHDL設(shè)計9實驗三、掃描顯示電路設(shè)計12實驗四、數(shù)字頻率計的設(shè)計及實現(xiàn)14實驗五、序列發(fā)生器和檢測器的設(shè)計17實驗六 數(shù)字鐘的設(shè)計20附錄一、EDA實驗箱介紹23實驗一:八位全加器的設(shè)計一、 預(yù)習(xí)內(nèi)容1. 結(jié)合教材中的介紹熟悉MAX+PLUS軟件的使用及設(shè)計流程;2. 八位全加器設(shè)計原理。二

8、、實驗?zāi)康?. 圖形設(shè)計方法二、實驗?zāi)康?. 掌握圖形設(shè)計方法;2. 熟悉MAX+PLUS軟件的使用及設(shè)計流程;3. 掌握全加器原理,能進(jìn)行多位加法器的設(shè)計。三、實驗器材三、 實驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、實驗要求 1、用VHDL設(shè)計一個四位并行全加器; 2、用圖形方式構(gòu)成一個八位全加器的頂層文件; 3、完成八位全加器的時序仿真。五、實驗原理與內(nèi)容1、原理:加法器是數(shù)字系統(tǒng)中的基本邏輯器件。例如:為了節(jié)省資源,減法器和硬件乘法器都可由加法器來構(gòu)成。但寬位加法器的設(shè)計是很耗費資源的,因此在實際的設(shè)計和相關(guān)系統(tǒng)的開發(fā)中需要注意資源的利用率和進(jìn)位速度

9、等兩方面的問題。多位加法器的構(gòu)成有兩種方式:并行進(jìn)位和串行進(jìn)位方式。并行進(jìn)位加法器設(shè)有并行進(jìn)位產(chǎn)生邏輯,運算速度快;串行進(jìn)位方式是將全加器級聯(lián)構(gòu)成多位加法器。通常,并行加法器比串行級聯(lián)加法器占用更多的資源,并且隨著位數(shù)的增加,相同位數(shù)的并行加法器比串行加法器的資源占用差距也會越來越大。實驗表明,4 位二進(jìn)制并行加法器和串行級聯(lián)加法器占用幾乎相同的資源。這樣,多位數(shù)加法器由4 位二進(jìn)制并行加法器級聯(lián)構(gòu)成是較好的折中選擇。因此本實驗中的8 位加法器采用兩個4位二進(jìn)制并行加法器級聯(lián)而成。2、實現(xiàn)框圖: 1)、四位加法器 四位加法器可以采用四個一位全加器級連成串行進(jìn)位加法器,實現(xiàn)框圖如下圖所示,其中C

10、SA為一位全加器。顯然,對于這種方式,因高位運算必須要等低位進(jìn)位來到后才能進(jìn)行,因此它的延遲非??捎^,高速運算肯定無法勝任。 通過對串行進(jìn)位加法器研究可得:運算的延遲是由于進(jìn)位的延遲?;诖耍瑴p小進(jìn)位的延遲對提高運算速度非常有效。下圖是減少了進(jìn)位延遲的一種實現(xiàn)方法??梢?,將迭代關(guān)系去掉,則各位彼此獨立,進(jìn)位傳播不復(fù)存在。因此,總的延遲是兩級門的延遲,其高速也就自不待言。2)、八位加法器用兩個并行四位加法器實現(xiàn)一個八位加法器的框圖如下:六、實驗步驟1、 用VHDL語言或圖形輸入法設(shè)計一個并行四位全加器;2、 利用步驟一得到的四位全加器使用圖形輸入法實現(xiàn)一個8位全加器;3、 對最后的頂層文件進(jìn)行編

11、譯、仿真和下載;4、 如果時間有余可以直接設(shè)計一個八位的串行全加器,比較上述兩種方法綜合后的不同(主要從消耗資源和運算速度考慮)。七、實驗報告1、寫出實驗源程序,并附上綜合結(jié)果和仿真波形;2、分析實驗結(jié)果;3、 心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考試設(shè)計一由8 位二進(jìn)制加法器為基本元件構(gòu)成的8位減法器。提示:根據(jù)二進(jìn)制數(shù)相減等于補碼相加的原理,將減數(shù)的每一位取反,同時將加法器的借位輸入置為高電平(這種方法占用資源最少)。注意:

12、這種結(jié)構(gòu)的減法器,其溢出或借位的輸出電平為0。實驗二、用七段LED顯示8421BCD碼的VHDL設(shè)計一、預(yù)習(xí)內(nèi)容1、 結(jié)合附錄一了解EDA實驗箱的原理;2、 七段LED顯示原理;3、 怎樣用VHDL實現(xiàn)8421BCD碼在七段LED數(shù)碼管上顯示。二、實驗?zāi)康膶嶒災(zāi)康?. 了解VHDL進(jìn)行EDA設(shè)計的基本步驟;2. 學(xué)會用MAX+PLUS進(jìn)行時序仿真;3. 了解EDA實驗箱的基本功能;三、實驗器材驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、實驗要求1. 用VHDL設(shè)計具有清除端、使能端,計數(shù)范圍為0999的計數(shù)器設(shè)計。輸出為8421BCD碼;2. 用VHDL設(shè)計七

13、段LED譯碼顯示電路;3. MAX+PLUS進(jìn)行時序仿真;4. 下載該程序驗證程序是否正確;5. 請事先準(zhǔn)備一個軟盤或優(yōu)盤,本實驗程序需要保存,后面實驗需要用到。五、實驗原理與內(nèi)容1、 8421BCD編碼 在數(shù)字系統(tǒng)中常用四位二進(jìn)制代碼來表示一位十進(jìn)制數(shù)字0、1、2、9,稱之為二十進(jìn)制代碼,即BCD碼。將十進(jìn)制數(shù)編成BCD碼的電路,稱為稱二十進(jìn)制(BCD)編碼器。二-十進(jìn)制編碼的方案很多,若BCD編碼器采用8421編碼方案,稱為8421BCD編碼器。2、 七段譯碼器下圖為譯碼器邏輯圖,請按圖進(jìn)行連線。其中A,B,C,D 接撥號開關(guān),a,b,c,d,e,f,g 接數(shù)碼顯示接口,管腳映射均為I/O

14、 口,映射后,通過撥號開關(guān)改變輸入二進(jìn)制碼,則輸出數(shù)碼管上顯示相應(yīng)的數(shù)值。3、 譯碼器真值表數(shù)值輸入輸出ABCDabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011111011A10101110111B10110011111C11001001110D11010111101E11101001111F11111000111六、實驗步驟1、寫出七段譯碼器和具有清除端、使能端,計數(shù)范圍為0999的計數(shù)器的VHDL源

15、程序,編譯通過;2、進(jìn)行波形仿真;3、選定器件、映射管腳、編譯、下載。七、實驗報告1、寫出實驗源程序,畫出仿真波形;2、總結(jié)實驗步驟和實驗結(jié)果;3、心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考 如果要求譯出09和,程序該如何修改呢?實驗三、掃描顯示電路設(shè)計一、預(yù)習(xí)內(nèi)容 1、什么是掃描顯示; 2、怎樣實現(xiàn)數(shù)碼顯示; 3、寫出原理草圖,寫出源程序。二、 實驗?zāi)康膶嶒災(zāi)康?、進(jìn)一步熟悉用VHDL進(jìn)行EDA設(shè)計方法;2、本實驗與實驗二的不同之

16、處在八個數(shù)碼管都要顯示;3、進(jìn)一步了解EDA實驗箱的基本功能;三、 實驗器材實驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、 實驗要求五、1、用VHDL設(shè)計一個掃描顯示電路,使得八個數(shù)碼管能同時顯示(要求顯示的值為自己的學(xué)號+100,如學(xué)號為1,則數(shù)碼管顯示101,多出的數(shù)碼管全顯示0),然后編譯、仿真;2、下載該程序,驗證程序是否正確。3、請事先準(zhǔn)備一個軟盤或優(yōu)盤,本實驗程序需要保存,后面實驗需要用到。五、實驗原理與內(nèi)容數(shù)碼顯示板上一共有8 個數(shù)碼管,如果按照傳統(tǒng)的數(shù)碼管驅(qū)動方式(靜態(tài)掃描方式),則需要8 個七段譯碼器進(jìn)行驅(qū)動,這樣既浪費資源,有時電路工作也不

17、可靠。所以現(xiàn)在最常見的數(shù)碼管驅(qū)動電路已經(jīng)不用上述的靜態(tài)掃描方式了,而是采用動態(tài)掃描顯示的方式,這種方式只需一個譯碼器就可以實現(xiàn)電路正常、可靠的工作,這樣大大節(jié)省資源。動態(tài)數(shù)碼掃描顯示方式是利用了人眼的視覺暫留效應(yīng),把八個數(shù)碼管按一定順序(從左至右或從右至左)進(jìn)行點亮,當(dāng)點亮的頻率(即掃描頻率)不大時,我們看到的是數(shù)碼管一個個的點亮,然而,當(dāng)點亮頻率足夠大時,我們看到的不再是一個一個的點亮,而是全部同時顯示(點亮),與傳統(tǒng)方式得到的視覺效果完全一樣。因此我們只要給數(shù)碼管這樣一個掃描頻率,那么就可以實現(xiàn)兩個以上的數(shù)碼管同時點亮。而這個頻率我們可以通過一個計數(shù)器來產(chǎn)生,只要計數(shù)頻率足夠大,就可以實現(xiàn)

18、我們的要求。事實上,因為數(shù)碼管點亮不是瞬間就可以的,它也需要一定的時間,該時間與數(shù)碼管的選擇有關(guān)系。為了折中這一對矛盾,實驗中一般可將計數(shù)頻率選擇在100Hz左右肯定可以滿足上述兩個要求。動態(tài)數(shù)碼掃描顯示的硬件電路設(shè)計要求是:對共陰數(shù)碼管,將其公共端陰極接三八譯碼器的輸出,三八譯碼器的輸入為位選信號輸入;將8 個(或更多)的數(shù)碼管的相同段接在一起,然后引出。原理圖如下:六、實驗步驟六、實驗步驟1、調(diào)出實驗二的源程序,檢查是否正確;2、修改實驗二程序?qū)崿F(xiàn)0999的8421BCD碼,并將結(jié)果通過數(shù)碼管顯示;3、編譯、仿真程序;4、下載程序判斷是否正確。七、實驗報告1、寫出實驗源程序,畫出仿真波形;

19、2、總結(jié)實驗步驟和實驗結(jié)果;3、心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考掃描在視頻顯示中的應(yīng)用。實驗四、數(shù)字頻率計的設(shè)計及實現(xiàn)一、預(yù)習(xí)內(nèi)容1、什么是數(shù)字頻率計;2、數(shù)字頻率計實現(xiàn)原理;3、寫出原理草圖和源程序。二、實驗?zāi)康亩?、實驗?zāi)康?、學(xué)會數(shù)字頻率計的設(shè)計方法;2、掌握自頂向下的設(shè)計方法,體會其優(yōu)越性。三、實驗器材三、實驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、實驗要求1、用VHDL完成8位數(shù)

20、字頻率計的設(shè)計, 該頻率計要求頻率測量范圍:1 Hz 20 MHz;測量誤差0.1%;具有清零復(fù)位功能;頻率測量結(jié)果用八位數(shù)碼管穩(wěn)定顯示;2、用實驗系統(tǒng)箱實現(xiàn)該頻率計,并用數(shù)碼管顯示所測的頻率值。五、實驗原理與內(nèi)容1、測頻原理若某一信號在T秒時間里重復(fù)變化了N 次,則根據(jù)頻率的定義可知該信號的頻率fs 為:fs=N/T 通常測量時間T取1秒或它的十進(jìn)制時間。頻率計方框圖如下:(1)、時基T 產(chǎn)生電路:提供準(zhǔn)確的計數(shù)時間T。晶振產(chǎn)生一個振蕩頻率穩(wěn)定的脈沖,通過分頻整形、門控雙穩(wěn)后,產(chǎn)生所需寬度的基準(zhǔn)時間T的脈沖,又稱閘門時間脈沖。注意:分頻器一般采用計數(shù)器完成,計數(shù)器的模即為分頻比。(2)、計數(shù)

21、脈沖形成電路:將被測信號變換為可計數(shù)的窄脈沖,其輸出受閘門脈沖的控制。(3)、計數(shù)顯示電路:對被測信號進(jìn)行計數(shù),顯示被測信號的頻率。計數(shù)器一般采用多位10 進(jìn)制計數(shù)器;控制邏輯電路控制計數(shù)的工作程序:準(zhǔn)備、計數(shù)、顯示、復(fù)位和準(zhǔn)備下一次測量。2、具體實現(xiàn):1)、測頻控制邏輯電路(以1 秒為例)2) 產(chǎn)生一個1秒脈寬的周期信號;3) 對計數(shù)器的每一位計數(shù)使能進(jìn)行控制;4) 完成下一次測量前的計數(shù)器復(fù)位;以下是一種可能的時序關(guān)系:2)、 10 進(jìn)制計數(shù)器要求具有計數(shù)使能端CNTEN、復(fù)位端CLR、進(jìn)位輸出端CO。3、元件例化圖(方框圖):注意:用8個十進(jìn)制計數(shù)器實現(xiàn)1MHz 計數(shù)。六、實驗步驟六、實

22、驗步驟1、畫出實驗原理方框圖;2、設(shè)計各個元件;3、進(jìn)行元件例化;4、下載程序,查看數(shù)碼管顯示的頻率是否和待測的頻率相同。七、實驗報告1、寫出實驗源程序,畫出仿真波形;2、總結(jié)實驗步驟和實驗結(jié)果;3、心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考1、怎樣實現(xiàn)測頻范圍的擴大;2、怎樣提高測量的精確度。實驗五、序列發(fā)生器和檢測器的設(shè)計一、預(yù)習(xí)內(nèi)容1、預(yù)習(xí)序列發(fā)生器和檢測器的基本工作原理;2、畫出實驗原理草圖;3、寫出實驗的基本步驟和源程序。

23、二、實驗?zāi)康?、掌握序列發(fā)生器和檢測器的工作原理;2、學(xué)會用狀態(tài)機進(jìn)行數(shù)字系統(tǒng)設(shè)計。三、實驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、 實驗要求1、 連續(xù)完成一個“10001110”序列和九個非“10001110”序列的發(fā)生;2、 檢測“10001110”序列,當(dāng)檢測到該序列后點亮EDA實驗箱的LED燈;3、 注意為了點亮LED燈,時鐘頻率不要選擇太高,可以選擇幾百赫茲的頻率。五、實驗原理和實驗內(nèi)容1、 序列發(fā)生器原理在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中,有時需要用到一組特定的串行數(shù)字信號,產(chǎn)生序列信號的電路稱為序列信號發(fā)生器。本實驗要求產(chǎn)生一串序列“10001

24、110”。該電路可由計數(shù)器與數(shù)據(jù)選擇器構(gòu)成,其結(jié)構(gòu)圖如下,其中的鎖存輸出的功能是為了消除序列產(chǎn)生時可能出現(xiàn)的毛刺現(xiàn)象:Clock計數(shù)器序列產(chǎn)生(數(shù)據(jù)選擇器)鎖存輸出2、序列檢測器的基本工作過程:序列檢測器用于檢測一組或多組由二進(jìn)制碼組成的脈沖序列信號,在數(shù)字通信中有著廣泛的應(yīng)用。當(dāng)序列檢測器連續(xù)收到一組串行二進(jìn)制碼后,如果這組碼與檢測器中預(yù)先設(shè)置的碼相同,則輸出1,否則輸出0。由于這種檢測的關(guān)鍵在于正確碼的收到必須是連續(xù)的,這就要求檢測器必須記住前一次的正確碼及正確序列,直到在連續(xù)的檢測中所收到的每一位碼都與預(yù)置的對應(yīng)碼相同。在檢測過程中,任何一位不相等都將回到初始狀態(tài)重新開始檢測。方框圖如下

25、:3、狀態(tài)機的基本設(shè)計思想:在狀態(tài)連續(xù)變化的數(shù)字系統(tǒng)設(shè)計中,采用狀態(tài)機的設(shè)計思想有利于提高設(shè)計效率,增加程序的可讀性,減少錯誤的發(fā)生幾率。同時,狀態(tài)機的設(shè)計方法也是數(shù)字系統(tǒng)中一種最常用的設(shè)計方法。一般來說,標(biāo)準(zhǔn)狀態(tài)機可以分為摩爾(Moore)機和米立(Mealy)機兩種。在摩爾機中,其輸出僅僅是當(dāng)前狀態(tài)值的函數(shù),并且僅在時鐘上升沿到來時才發(fā)生變化。米立機的輸出則是當(dāng)前狀態(tài)值、當(dāng)前輸出值和當(dāng)前輸入值的函數(shù)。本實驗要從一串二進(jìn)制碼中檢測出一個已預(yù)置的8位二進(jìn)制碼10001110,每增加一位二進(jìn)制碼相當(dāng)于增加一個狀態(tài),再加上一個初始態(tài),用9個狀態(tài)可以實現(xiàn)。其過程如下:注意:此圖作為參考,檢測不同的二

26、進(jìn)制碼其過程不同!4、實驗內(nèi)容:按照實驗要求寫出序列發(fā)生器和檢測器的源程序,編譯后進(jìn)行仿真,看結(jié)果是否正確。六、實驗步驟1、按照實驗要求一編寫“10001110”序列發(fā)生器的程序;2、充分理解狀態(tài)機的工作原理,畫出狀態(tài)轉(zhuǎn)換圖;3、寫出源程序,按順序進(jìn)行處理;4、編譯、仿真、下載程序,檢查結(jié)果是否正確。七、實驗報告1、寫出實驗源程序,畫出仿真波形;2、總結(jié)實驗步驟和實驗結(jié)果;3、心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考如果改變待檢測

27、的二進(jìn)制碼(如1011001),狀態(tài)轉(zhuǎn)換圖應(yīng)如何變化。實驗六 數(shù)字鐘的設(shè)計一、預(yù)習(xí)內(nèi)容 1、數(shù)字鐘的工作原理;2、數(shù)字鐘的工作流程圖與原理方框圖;3、自頂向下的數(shù)字系統(tǒng)設(shè)計方法。二、實驗?zāi)康?、熟練地運用數(shù)字系統(tǒng)的設(shè)計方法進(jìn)行數(shù)字系統(tǒng)設(shè)計;2、能進(jìn)行較復(fù)雜的數(shù)字系統(tǒng)設(shè)計;3、按要求設(shè)計一個數(shù)字鐘。三、實驗器材PC機一臺、EDA教學(xué)實驗系統(tǒng)一臺、下載電纜一根(已接好)、導(dǎo)線若干四、實驗要求1、要求顯示秒、分、時,顯示格式如下:2、可清零、可調(diào)時。五、實驗原理和實驗內(nèi)容1、數(shù)字鐘的基本工作原理:數(shù)字鐘以其顯示時間的直觀性、走時準(zhǔn)確性而受到了人們的歡迎并很快走進(jìn)了千家萬戶。作為一種計時工具,數(shù)字鐘的

28、基本組成部分離不開計數(shù)器,在控制邏輯電路的控制下完成預(yù)定的各項功能。數(shù)字鐘的基本原理方框圖如下:(1)、時基T 產(chǎn)生電路:由晶振產(chǎn)生的頻率非常穩(wěn)定的脈沖,經(jīng)整形、穩(wěn)定電路后,產(chǎn)生一個頻率為1Hz的、非常穩(wěn)定的計數(shù)時鐘脈沖。(2)、控制邏輯電路:產(chǎn)生調(diào)時、調(diào)分信號及位選信號。調(diào)時、調(diào)分信號的產(chǎn)生:由計數(shù)器的計數(shù)過程可知,正常計數(shù)時,當(dāng)秒計數(shù)器(60進(jìn)制)計數(shù)到59 時,再來一個脈沖,則秒計數(shù)器清零,重新開始新一輪的計數(shù),而進(jìn)位則作為分計數(shù)器的計數(shù)脈沖,使分計數(shù)器計數(shù)加1?,F(xiàn)在我們把電路稍做變動:把秒計數(shù)器的進(jìn)位脈沖和一個頻率為2Hz的脈沖信號同時接到一個2選1數(shù)據(jù)選擇器的兩個數(shù)據(jù)輸入端,而位選信

29、號則接一個脈沖按鍵開關(guān),當(dāng)按鍵開關(guān)不按下去時(即為0),則數(shù)據(jù)選擇器將秒計數(shù)器的進(jìn)位脈沖送到分計數(shù)器,此時,數(shù)字鐘正常工作;當(dāng)按鍵開關(guān)按下去時(即為1),則數(shù)據(jù)選擇器將另外一個2Hz 的信號作為分計數(shù)器的計數(shù)脈沖,使其計數(shù)頻率加快,當(dāng)達(dá)到正確時間時,松開按鍵開關(guān),從而達(dá)到調(diào)時的目的。調(diào)節(jié)小時的時間也一樣的實現(xiàn)。(3)、計數(shù)顯示電路:由計數(shù)部分、數(shù)據(jù)選擇器、譯碼器組成,是時鐘的關(guān)鍵部分。計數(shù)部分:由兩個60進(jìn)制計數(shù)器和一個24 進(jìn)制計數(shù)器組成,其中60 進(jìn)制計數(shù)器可用6 進(jìn)制計數(shù)器和10 進(jìn)制計數(shù)器構(gòu)成;24 進(jìn)制的小時計數(shù)同樣可用6 進(jìn)制計數(shù)器和10 進(jìn)制計數(shù)器得到:當(dāng)計數(shù)器計數(shù)到24 時,“

30、2”和“4”同時進(jìn)行清零,則可實現(xiàn)24 進(jìn)制計數(shù)。數(shù)據(jù)選擇器:84 輸入14 輸出的多路數(shù)據(jù)選擇器,因為本實驗用到了8個數(shù)碼管(有兩個用來產(chǎn)生隔離符號)。譯碼器:七段譯碼器。譯碼器必須能譯出,由實驗二中譯碼器真值表可得:字母F 的8421BCD 碼為“1111”,譯碼后為“1000111”,現(xiàn)在如果只譯出,即字母F的中間一橫,則譯碼后應(yīng)為“0000001”,這樣,在數(shù)碼管上顯示的就為。2、自頂向下設(shè)計分割圖:3、自由發(fā)揮部分: 1、整點報時電路;2、到點鬧時電路;3、預(yù)置鬧鈴時間。六、實驗步驟:1、正確分割電路,進(jìn)行單個元件設(shè)計;2、元件例化;3、下載檢測。七、實驗報告:1、寫出實驗源程序,畫

31、出仿真波形;2、總結(jié)實驗步驟和實驗結(jié)果;3、心得體會本次實驗中你的感受;你從實驗中獲得了哪些收益;本次實驗?zāi)愕某晒χ?;本次實驗中還有待改進(jìn)的地方;下次實驗應(yīng)該從哪些地方進(jìn)行改進(jìn);怎樣提高自的實驗效率和實驗水平等等。4、完成實驗思考題。八、問題及思考:1、4 小時計數(shù)中,為什么不能用24 進(jìn)制的計數(shù)器?2、怎樣實現(xiàn)整點鬧鈴?附錄一、EDA實驗箱介紹一、 概述 本系統(tǒng)主要有CPLD/FPGA主芯片(或稱適配器)和外圍豐富的輸入輸出外設(shè)構(gòu)成。CPLD/FPGA主芯片的所有用戶可用I/O口均沒有同任一外設(shè)固定接死,而是僅僅以插口的形式存在,這為用戶用此開發(fā)系統(tǒng)設(shè)計復(fù)雜多樣的實驗提供了很大的靈活性。所

32、以外設(shè)的接口邏輯很友好,外設(shè)的驅(qū)動已在系統(tǒng)內(nèi)部為用戶設(shè)計好,用戶可以對所有外設(shè)接口用簡單的TTL邏輯電平進(jìn)行操作。二、 接口邏輯定義1) CPLD/FPGA主芯片(適配器)環(huán)繞適配器的三排圓插孔是將芯片所有的可用端口直接引出,插孔旁的數(shù)字符號就是芯片所有被外連的管腳號(即Pin Number)。用戶可依據(jù)適配器劃分后的結(jié)果,直接用連線將對應(yīng)管腳號的插孔同所選外設(shè)的接口插孔相連。 Altera 公司的EPM7128適配器說明引出接線端口標(biāo)號位置對應(yīng)EPM7128S的引腳號電特性備注Pin 12Pin31適配器左側(cè)Pin 12Pin3120個I/O可編程輸入/輸出Pin 33Pin52適配器下側(cè)P

33、in 33Pin5220個I/O可編程輸入/輸出Pin 54Pin74適配器右側(cè)Pin 54Pin7421個I/O可編程輸入/輸出Pin 4 Pin11適配器上側(cè)Pin 4 Pin118個I/O可編程輸入/輸出CLK1適配器左上方83CLK1全局時鐘輸入Clk22CLk2全局時鐘輸入CLRn1Reset全局清零輸入OE1n84OE全局使能輸入注: Altera公司的FLEX10K10適配器與上述相似其中 CLRn=3, OE=83, CLK1=43, CLK0=12) 時鐘源 六路單獨時鐘,按頻率范圍高低排列為: CLK0 CLK1 CLK2 = CLK4 CLK3 = CLK5其中CLK0,

34、CLK1直接對4M晶振進(jìn)行分頻;CLK2、CLK3、CLK4、CLK5經(jīng)過兩級分頻,第一級為JPCK跳線排,第二級在相應(yīng)的同標(biāo)號的跳線排上。具體分頻情況可見下表所示:輸出信號名稱調(diào)節(jié)對象頻率可調(diào)范圍JPCK跳線排JPCK0F=4M1F=4M/242F=4M/253F=4M/264F=4M/275F=4M/28CLK跳線排0CLK0F=4M4M/281CLK1F=4M/284M/2142CLK2F=JPCKJPCK/283CLK3F=JPCKJPCK/284CLK4F=JPCK/28JPCK/2145CLK5F=JPCK/28JPCK/2143) 普通輸入輸出器件接口(主要為開關(guān)、LED燈)1、

35、 靜態(tài)邏輯高、低電平的提供位于實驗箱主板中間偏上的“Low”、“High”提供“0”、“1”邏輯電平。2、 開關(guān) 位于實驗箱主板中間偏下位置,它設(shè)有邏輯開關(guān)(不按為“1”,按下為“0”)和撥號開關(guān)(撥上為“1”、撥下為“0”)。3、 LED燈位于主電路板中間偏上位置有呈交通燈形式的12個LED燈RED14、GRN14、YEL14,輸入高電平亮。4) 掃描類接口外設(shè)為了節(jié)省I/O口,包括8位七段數(shù)碼管、鍵盤、1616LED點陣在內(nèi)的外設(shè)均采用動態(tài)掃描驅(qū)動技術(shù)(外設(shè)位于實驗箱主板右側(cè))。1、 8位七段數(shù)碼管 共陰級數(shù)碼管,字形輸入端為a,b,c,d,e,f,g,Dp。它們對應(yīng)標(biāo)準(zhǔn)數(shù)碼管的七個段位和一個小數(shù)點,高電平有效。SEL2,SEL1,SEL0譯碼后確定哪一位數(shù)碼管被點亮;同時顯示只需要產(chǎn)生SEL20信號的時鐘足夠快(100Hz)。2、 1616LED點陣 L0L15對應(yīng)點陣的行輸入,高電平有效。 SEL3,SEL2,SEL1,SEL0譯碼后為點陣列選通,決定哪一列被點亮,同時顯示,只要產(chǎn)生此循環(huán)地址信號的時鐘足夠快(100Hz)。三、 硬件安裝及使用說明本實驗開發(fā)系統(tǒng)在出廠時

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論