數(shù)字電子技術(shù)基礎(chǔ)簡明教程第三版7-9章(含答案)

1、第七章（選擇、判斷、填空共29題）一、 選擇題1一個容量為1K8的存儲器有 個存儲單元。A.8 B.8K C.8000 D.81922要構(gòu)成容量為4K8的RAM，需要 片容量為2564的RAM。A.2 B.4 C.8 D.323尋址容量為16K8的RAM需要 根地址線。A.4 B.8 C.14 D.16 E.16K4若RAM的地址碼有8位，行、列地址譯碼器的輸入端都為4個，則它們的輸出線（即字線加位線）共有 條。A.8 B.16 C.32 D.2565某存儲器具有8根地址線和8根雙向數(shù)據(jù)線，則該存儲器的容量為 。A.83 B.8K8 C.2568 D. 2562566.采用對稱雙地址結(jié)構(gòu)尋址的

2、10241的存儲矩陣有 。A.10行10列 B.5行5列 C.32行32列 D.1024行1024列7隨機存取存儲器具有 功能。A.讀/寫 B.無讀/寫 C.只讀 D.只寫8欲將容量為1281的RAM擴展為10248，則需要控制各片選端的輔助譯碼器的輸出端數(shù)為 。A.1 B.2 C.3 D.89欲將容量為2561的RAM擴展為10248，則需要控制各片選端的輔助譯碼器的輸入端數(shù)為 。A.4 B.2 C.3 D.810只讀存儲器ROM在運行時具有 功能。A.讀/無寫 B.無讀/寫 C.讀/寫 D.無讀/無寫11只讀存儲器ROM中的內(nèi)容，當電源斷掉后又接通，存儲器中的內(nèi)容 。A.全部改變 B.全部

3、為0 C.不可預料 D.保持不變12隨機存取存儲器RAM中的內(nèi)容，當電源斷掉后又接通，存儲器中的內(nèi)容 。A.全部改變 B.全部為1 C.不確定 D.保持不變13一個容量為5121的靜態(tài)RAM具有 。A.地址線9根，數(shù)據(jù)線1根 B.地址線1根，數(shù)據(jù)線9根C.地址線512根，數(shù)據(jù)線9根 D.地址線9根，數(shù)據(jù)線512根14用若干RAM實現(xiàn)位擴展時，其方法是將 相應(yīng)地并聯(lián)在一起。A.地址線 B.數(shù)據(jù)線 C.片選信號線 D.讀/寫線15PROM的與陳列（地址譯碼器）是 。A.全譯碼可編程陣列 B. 全譯碼不可編程陣列 C.非全譯碼可編程陣列 D.非全譯碼不可編程陣列二、 判斷題（正確打，錯誤的打） 實際

4、中，常以字數(shù)和位數(shù)的乘積表示存儲容量。（ ） RAM由若干位存儲單元組成，每個存儲單元可存放一位二進制信息。（ ） 動態(tài)隨機存取存儲器需要不斷地刷新，以防止電容上存儲的信息丟失。（ ） 用2片容量為16K8的RAM構(gòu)成容量為32K8的RAM是位擴展。（ ） 所有的半導體存儲器在運行時都具有讀和寫的功能。（ ） ROM和RAM中存入的信息在電源斷掉后都不會丟失。（ ） RAM中的信息，當電源斷掉后又接通，則原存的信息不會改變。（ ） 存儲器字數(shù)的擴展可以利用外加譯碼器控制數(shù)個芯片的片選輸入端來實現(xiàn)。（ ） PROM的或陣列（存儲矩陣）是可編程陣列。（ ） ROM的每個與項（地址譯碼器的輸出）都一

5、定是最小項。（ ）三、填空題1存儲器的 和 是反映系統(tǒng)性能的兩個重要指標。2PROM的與門陣列是_。或門陣列是_。3ROM的種類很多，但按存儲內(nèi)容的寫入方式，可分為_，_和_。4動態(tài)MOS存儲單元存儲信息的原理是利用柵極_具有_的作用。半導體RAM的典型結(jié)構(gòu)由三部分組成_，_和_。答案一、 選擇題1 BD2 D3 C4 C5 C6 C7 A8 D9 B10 A11 D12 C13 A14 ACD15 B二、 判斷題1. 2. 3. 4. 5.6. 7. 8. 9. 10.三、 填空題1 存儲容量 存取時間2 固定的，可編程的3掩膜ROM、可編程ROM、可擦除可編程ROM 4電容，暫時存儲信息，

6、地址譯碼器，讀/寫控制，存儲矩陣 第八章（選擇、判斷、填空共23題）一.選擇題 1、PROM、PLA、PAL三種可編程器件中，（ ）是可編程的。A、PROM的或門陣列 B、PAL的與門陣列C、PAL的與門陣列或門陣列 D、PROM的與門陣列2、PAL是指（ ）。A、可編程邏輯陣列 B、可編程陣列邏輯 C、通用陣列邏輯 D、只讀存儲器3、用PROM進行邏輯設(shè)計時，應(yīng)將邏輯函數(shù)表達式表示成（ ）。A、最簡“與或”表達式 B、最簡“或與”表達式C、標準“與或”表達式 D、標準“或與”表達式 4可編程邏輯器件PLD，其內(nèi)部均由與陣列和或陣列組成。其中，與陣列可編程的器件有（ ） A、 ROM B、PL

7、A C、 PAL D、GAL5、用PLA進行邏輯設(shè)計時，應(yīng)將邏輯函數(shù)表達式變換成（ ）。A、異或表達式 B、與非表達式C、最簡“與或”表達式 D、標準“或與”表達式 6、GAL16V8的最多輸入輸出端個數(shù)為（ ）。 A、8輸入8輸出 B、10輸入10輸出 C、16輸入8輸出 D、16輸入1輸出7、ispLSI器件中的GLB是指（ ）。A、全局布線區(qū) B、通用邏輯塊C、輸出布線區(qū) D、輸出控制單元8、SYNARIO是一種（ ）A、時鐘信號 B、布線軟件C、通用電子設(shè)計工具軟件 D、繪圖工具 9、GAL是指（ ）。 A、專用集成電路 B、可編程邏輯陣列邏輯 C、通用集成電路 D、通用陣列邏輯 10

8、在使用isp設(shè)計軟件時，完成了（ ）這一步之后，既可對器件進行下載編程。 A、 設(shè)計輸入 B、布局布線 C、 邏輯仿真 D、JED文件生成二、判斷改錯題（判斷各題正誤，正確的在括號內(nèi)記“ ”，錯誤的的在括號內(nèi)記“ ”并改正。）1PLA的與門陣列是可編程的，或門陣列是固定的。（ ）2用PROM實現(xiàn)四位二進制到Gray碼的轉(zhuǎn)換時，要求PROM的容量為4 4b。（ ）3進行邏輯設(shè)計時，采用PLD器件比采用通用邏輯器件更加靈活方便。（ ）4用GAL器件即可實現(xiàn)組合電路功能，又可實現(xiàn)時序電路功能。（ ）5ispLSI系列器件是基于可編程數(shù)字開關(guān)的復雜PLD產(chǎn)品。（ ）三、填空題1PLD是由 等四部分電路

9、組成。根據(jù)陣列和輸出結(jié)構(gòu)的不同，PLD可分為 四種基本類型。2GAL器件有 、 、 三種工作模式。3HDPLD是一種 ，具有 等一系列ASIC的優(yōu)點。4HDPLD按基本結(jié)構(gòu)分為 、 ；按編程次數(shù)可分為 、 、 。5PROM的與陣列 ，或陣列 ；PLA的與陣列 ，或陣列 。6PAL的與陣列 ，或陣列 ；GAL的與陣列 ，或陣列 。7可配置邏輯塊CLB是 的基本邏輯單元，CLB分為 、 兩部分。8SM是FPGA中的 ，它是通用PI交換處的 。依靠SM轉(zhuǎn)換，可將 的輸出，從PI中一段段地傳送到芯片的任一位置。答案一、選擇題 1. A B C 2. B 3. C 4. B C D5. C 6. C7.

10、 B 8. C 9. D10. D二、判斷改錯題1。PLA的與門陣列和或門陣列都是可編程的。2。用PROM實現(xiàn)四位二進制到Gray碼的轉(zhuǎn)換時，要求PROM的容量為2 4b。3。4。5。ispLSI系列器件是基于與或陣列結(jié)構(gòu)的復雜PLD產(chǎn)品。三、填空題1 輸入緩沖、與陣列、或陣列、輸出緩沖；PROM、PLA、PAL、GAL；2 寄存器模式、復合模式、簡單模式；3 可編程的大規(guī)模邏輯器件、保密強、可靠性高；4 與或結(jié)構(gòu)、標準門陣列、一次編程、多次編程、無限次編程；5 固定、可編程、可編程、可編程；6 可編程、固定、可編程、固定；7 FPGA、組合部分、時序部分；8 開關(guān)矩陣、轉(zhuǎn)換控制邏輯、CLB。

11、第九章（選擇、判斷、填空共24題）三、 選擇題1一個無符號8位數(shù)字量輸入的DAC，其分辨率為 位。A.1 B.3 C.4 D.82一個無符號10位數(shù)字輸入的DAC，其輸出電平的級數(shù)為 。A.4 B.10 C.1024 D.2103一個無符號4位權(quán)電阻DAC，最低位處的電阻為40K，則最高位處電阻為 。A.4K B.5K C.10K D.20K44位倒T型電阻網(wǎng)絡(luò)DAC的電阻網(wǎng)絡(luò)的電阻取值有 種。A.1 B.2 C.4 D.85為使采樣輸出信號不失真地代表輸入模擬信號，采樣頻率和輸入模擬信號的最高頻率的關(guān)系是 。A. B. C. 2 D. 26將一個時間上連續(xù)變化的模擬量轉(zhuǎn)換為時間上斷續(xù)（離散）

12、的模擬量的過程稱為 。A.采樣 B.量化 C.保持 D.編碼7用二進制碼表示指定離散電平的過程稱為 。A.采樣 B.量化 C.保持 D.編碼8將幅值上、時間上離散的階梯電平統(tǒng)一歸并到最鄰近的指定電平的過程稱為 。A.采樣 B.量化 C.保持 D.編碼9若某ADC取量化單位=，并規(guī)定對于輸入電壓，在0時，認為輸入的模擬電壓為0V，輸出的二進制數(shù)為000，則時，輸出的二進制數(shù)為 。A.001 B.101 C.110 D.11110以下四種轉(zhuǎn)換器， 是A/D轉(zhuǎn)換器且轉(zhuǎn)換速度最高。A.并聯(lián)比較型 B.逐次逼近型 C.雙積分型 D.施密特觸發(fā)器四、 判斷題（正確打，錯誤的打） 權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器的電

13、路簡單且便于集成工藝制造，因此被廣泛使用。（ ） D/A轉(zhuǎn)換器的最大輸出電壓的絕對值可達到基準電壓VREF。（ ） D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。（ ） D/A轉(zhuǎn)換器的位數(shù)越多，轉(zhuǎn)換精度越高。（ ） A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化單位越小。（ ） A/D轉(zhuǎn)換過程中，必然會出現(xiàn)量化誤差。（ ） A/D轉(zhuǎn)換器的二進制數(shù)的位數(shù)越多，量化級分得越多，量化誤差就可以減小到0。（ ） 一個N位逐次逼近型A/D轉(zhuǎn)換器完成一次轉(zhuǎn)換要進行N次比較，需要N+2個時鐘脈沖。（ ） 雙積分型A/D轉(zhuǎn)換器的轉(zhuǎn)換精度高、抗干擾能力強，因此常用于數(shù)字式儀表中。（ ） 采樣定理的規(guī)定，是為了能不失真地恢復原模擬信號，而又不使電路過于復雜。（ ）五、 填空題1將模擬信號轉(zhuǎn)換為數(shù)字信號，需要經(jīng)過 、 、 、 四個過程。2.A/D轉(zhuǎn)換過程的步驟為_采樣定理為_。3.A/D轉(zhuǎn)換器的主要技術(shù)參數(shù)有：_、