數(shù)字電子技術(shù)--第4章--組合邏輯電路

1、數(shù) 字 電 子 技 術(shù)第4章 組合邏輯電路,范立南 田丹 李雪飛 張明 編著 清華大學(xué)出版社,本章知識結(jié)構(gòu)圖,第4章 組合邏輯電路,4.1 概述 4.2 組合邏輯電路的分析 4.3 組合邏輯電路的設(shè)計(jì) 4.4 組合邏輯電路中的競爭冒險(xiǎn) 4.5 常用組合邏輯集成電路 4.6 實(shí)例電路分析：LED發(fā)光電路,4.1 概述,數(shù)字邏輯電路按邏輯功能可分為組合邏輯電路和時(shí)序邏輯電路兩類。本章主要介紹組合邏輯電路的基本概念、特點(diǎn)、分析和設(shè)計(jì)方法以及常用的組合邏輯電路部件。 所謂組合邏輯電路是指，由若干個(gè)基本邏輯門電路組合而成，且在任一時(shí)刻，輸出狀態(tài)僅取決于當(dāng)前的輸入狀態(tài)，而與輸出端過去的狀態(tài)無關(guān)的復(fù)雜邏輯電

2、路。 組合邏輯電路的特點(diǎn)是：在電路結(jié)構(gòu)上，不含記憶(存儲(chǔ))元件，并且輸出信號沒有反饋到輸入端。在功能上，無記憶功能，任意時(shí)刻的輸出狀態(tài)只和當(dāng)前時(shí)刻的輸入狀態(tài)有關(guān)，而和電路原來的輸出狀態(tài)無關(guān)。,4.2 組合邏輯電路的分析,組合邏輯電路的分析步驟： (1) 根據(jù)給定的邏輯圖，寫出輸出端的邏輯函數(shù)表達(dá)式。 根據(jù)給定的邏輯圖，由輸入級向后逐級遞推，寫出每個(gè)門的輸出對應(yīng)于其輸入的邏輯函數(shù)式，最后得出總輸出端對應(yīng)于輸入信號的邏輯函數(shù)表達(dá)式。(2) 化簡與變換如果寫出的邏輯函數(shù)表達(dá)式不是最簡表達(dá)式，必須利用公式法或卡諾圖法進(jìn)行化簡。 (3) 列真值表如果無法從邏輯函數(shù)表達(dá)式看出電路的邏輯功能，可將其轉(zhuǎn)換為真

3、值表形式。(4) 分析說明對真值表或邏輯函數(shù)表達(dá)式進(jìn)行分析和總結(jié)，用文字描述電路的邏輯功能。,4.3 組合邏輯電路的設(shè)計(jì),組合邏輯電路的設(shè)計(jì)步驟： (1) 進(jìn)行邏輯抽象 根據(jù)給定的邏輯功能，確定輸入變量和輸出變量，并分別用英文字母表示。 邏輯賦值。分別用0和1表示輸入、輸出變量的兩種對立狀態(tài)。 列邏輯真值表。 寫出邏輯函數(shù)式 (2) 選定設(shè)計(jì)所用器件的類型 (3) 化簡或變換 依據(jù)所選的邏輯器件類型，將邏輯函數(shù)式化簡或變換為相應(yīng)的最簡形式。 (4) 畫邏輯圖 根據(jù)化簡或變換后的邏輯函數(shù)式，畫出相應(yīng)的邏輯圖。,例:采用與非門設(shè)計(jì)一個(gè)三人表決電路，結(jié)果按“少數(shù)服從多數(shù)”的原則決定。 解： (1)

4、進(jìn)行邏輯抽象 確定輸入和輸出變量 輸入變量為三個(gè)人的意見，分別用A、B、C表示。輸出變量為表決結(jié)果，用Y表示。 邏輯賦值 A、B、C為1時(shí)，表示同意，為0時(shí)，表示反對；Y為1時(shí)，表示表決通過，為0時(shí)，表示表決否決。, 列邏輯真值表 寫出邏輯函數(shù)式 (2) 選定設(shè)計(jì)所用器件的類型 與非門電路,(3) 化簡與變換 (4) 畫邏輯圖,4.4 組合邏輯電路中的競爭冒險(xiǎn),4.4.1 產(chǎn)生競爭冒險(xiǎn)的原因,與門電路的競爭與冒險(xiǎn),或門電路的競爭與冒險(xiǎn),4.4.2 競爭冒險(xiǎn)現(xiàn)象的識別,1代數(shù)法 代數(shù)法是通過電路的邏輯函數(shù)式來檢查電路是否存在冒險(xiǎn)現(xiàn)象的方法。邏輯函數(shù)式如果存在某個(gè)變量的原變量，又存在它的反變量，這

5、樣就有存在冒險(xiǎn)的可能。在一定的條件下，如果可改寫成判別式 的形式，則存在“1”型冒險(xiǎn)。如果可改寫成判別式 的形式，則存在“0”型冒險(xiǎn)。 2卡諾圖法 卡諾圖法，首先要將邏輯函數(shù)化為與或表達(dá)式，作出其卡諾圖，然后畫出各與項(xiàng)對應(yīng)的卡諾圈。若存在兩個(gè)卡諾圈相切，則可判斷會(huì)有冒險(xiǎn)現(xiàn)象發(fā)生。,4.4.3 競爭冒險(xiǎn)的消去方法,1選擇可靠性高的碼制 2引入封鎖脈沖 3引入選通脈沖 4修改邏輯設(shè)計(jì)(增加冗余項(xiàng)) (1) 代數(shù)法 (2) 卡諾圖法 5接入濾波電容,4.5 常用組合邏輯集成電路,4.5.1 編碼器 1二進(jìn)制編碼器,3位二進(jìn)制編碼器的邏輯圖,2二十進(jìn)制編碼器,BCD碼編碼器的邏輯圖,(a)引腳圖 (b

6、)邏輯圖 3位二進(jìn)制優(yōu)先編碼器,3優(yōu)先編碼器,4.5.2 譯碼器,1二進(jìn)制譯碼器,74LS138集成譯碼器邏輯圖,2 二-十進(jìn)制譯碼器,二-十進(jìn)制譯碼器74LS42的邏輯圖,3顯示譯碼器,(a) 字形結(jié)構(gòu) (b)共陰極接法 (c) 共陽極接法 七段半導(dǎo)體數(shù)碼管,七段顯示譯碼器74LS48的邏輯圖,4.5.3 數(shù)據(jù)分配器,數(shù)據(jù)分配器的示意圖,用74LS138作為集成數(shù)據(jù)分配器,4.5.4 數(shù)據(jù)選擇器,數(shù)據(jù)選擇器示意圖,八選一數(shù)據(jù)選擇器74LS151的引腳圖,4.5.5 數(shù)值比較器,1一位數(shù)值比較器 2集成數(shù)值比較器,4.5.6 算術(shù)運(yùn)算電路,1半加器,(a)邏輯圖 (b)邏輯符號 一位半加器,2

7、全加器,全加器的邏輯符號,一位全加器的真值表,實(shí)例電路分析：LED發(fā)光電路,共陽極LED發(fā)光電路,本章小結(jié),數(shù)字電路按照邏輯功能的不同可劃分為兩大類：組合邏輯電路和時(shí)序邏輯電路。本章主要介紹組合邏輯電路的分析、設(shè)計(jì)方法，組合邏輯電路中的競爭-冒險(xiǎn)現(xiàn)象，以及一些常用的組合邏輯電路。 組合邏輯電路是由各種邏輯門電路組合而成的沒有記憶功能的電路。其特點(diǎn)是電路輸出只與當(dāng)時(shí)的輸入狀態(tài)有關(guān)，與電路的以前狀態(tài)無關(guān)。所謂組合邏輯電路的分析，是指給定邏輯圖，通過寫出其邏輯函數(shù)式并化簡列出真值表，分析所具有的邏輯功能。而組合邏輯電路的設(shè)計(jì)，是指根據(jù)給定的實(shí)際邏輯問題，將其抽象為邏輯函數(shù)式，并進(jìn)行化簡變換，最后用指定器件設(shè)計(jì)出相應(yīng)功能的邏輯圖。,組合邏輯電路的競爭和冒險(xiǎn)產(chǎn)生的原因是由于信號的傳遞有時(shí)間的延誤，造成輸出的瞬間錯(cuò)誤。分為0冒險(xiǎn)和1冒險(xiǎn)。介紹了冒險(xiǎn)的判別和消除方法。可以通過邏輯函數(shù)式對只有一個(gè)變量發(fā)生變化情況進(jìn)行判斷。當(dāng)函數(shù)式在一定條件下能轉(zhuǎn)換成 或 的情況，電路就存在競爭-冒險(xiǎn)；否則，電路不存在競爭-冒險(xiǎn)。由于競爭-冒險(xiǎn)，在電路中產(chǎn)生的尖峰脈沖是電路中的