基于ARM和FPGA的高速數(shù)據(jù)采集卡的設計與實現(xiàn)-畢業(yè)論文.doc

I摘要采集是認知的開始、測量的前提、分析的基礎，絕大多數(shù)的電子設備、儀器都是數(shù)據(jù)采集為基礎。隨著電子技術和數(shù)字技術的飛速發(fā)展，信號的傳輸速度和CPU的處理速度越來越快，因此對數(shù)據(jù)采集和處理的要求也越來越高。由于芯片技術的限制我國很難在高端的數(shù)據(jù)采集系統(tǒng)中有所作為，一般國內的數(shù)據(jù)采集卡都處于中低端產(chǎn)品，多用于中低頻信號的采集中，很少有符合我們設計要求的高速采集系統(tǒng)。課題中的高速數(shù)據(jù)采集卡是研究高性能分析儀器的一部分，它與一般的數(shù)據(jù)采集卡存在區(qū)別，主要區(qū)別在于我們的系統(tǒng)對數(shù)據(jù)輸出的要求不強，系統(tǒng)可以自成系統(tǒng)，有一定的數(shù)據(jù)處理和分析能力。本設計采用AD轉換器+FPGA芯片+ARM處理器的結構，實現(xiàn)了采樣率為250M的數(shù)據(jù)采集卡。論文從宏觀和微觀兩個方面來分析數(shù)據(jù)采集卡的各個組成部分。從宏觀上分析了采集系統(tǒng)中各個芯片間的數(shù)據(jù)流向、速度匹配和具體通信方式的選擇等問題。使用乒乓機制降低了數(shù)據(jù)處理的速度，來降低FPGA中的預處理難度，使FPGA處理時序余量更加充裕。在ARM與FPGA通信方式上使用DMA傳輸，大大提高了數(shù)據(jù)傳輸?shù)乃俾剩⒔夥帕撕蠖说腁RM處理器。設計從宏觀上優(yōu)化數(shù)據(jù)傳輸?shù)男剩浞职l(fā)揮器件的性能，并提出了一些改進系統(tǒng)性能的方案。從微觀實現(xiàn)上，數(shù)據(jù)是從前端數(shù)據(jù)調理電路進入AD轉換器，再由FPGA采集AD轉換器輸出的數(shù)據(jù)，后經(jīng)過數(shù)據(jù)的觸發(fā)、成幀等預處理，預處理后的數(shù)據(jù)再傳輸給后端的ARM處理器，最后由ARM處理器送給LCD顯示。微觀實現(xiàn)的過程中遇到了很多問題，主要是在AD數(shù)據(jù)的采集和采集數(shù)據(jù)的傳輸上。在后期的系統(tǒng)調試中遇到了采集數(shù)據(jù)錯位、ARM與FPGA通信效率低下，還有FPGA中預處理時序緊張等問題，通過硬件軟件部分的修改，問題都得到一定程度的解決。在整個數(shù)據(jù)采集卡的設計過程中還遇到高速PCB設計、硬件設計可靠性、設計冗余性和可擴展性等問題，這些都是硬件設計中的需要考慮和重視的問題，在論文的最后一章有詳細論述。關鍵詞：高速數(shù)據(jù)采集觸發(fā)高速PCB設計IIAbstractDateacquisitionisthepremiseofmeasure,thefoundationofanalysisandthebeginningofcognition.Mostprecisedeviceisbasedonthedateacquisition.Withthedevelopmentoftheelectronicanddigitaltechnology,thespeedofdatetransmissionandthecalculationofCPUarefasterandfaster；thereforetherequirementsofdataacquisitionandprocessingaremoreseverethanbefore.Itishardforustomakeabrilliantsuccessintheareaofhigh-enddataacquisitionduetotherestraintofthetechnologyofchip.Atpresentthedataacquisitioncardinourcountryarealmostlow-endproductswhicharealwaysusedtodealwithmedianfrequencieslowfrequencies.Andthesystemsofacquisitionseldomarelinewiththedemandingofourdesign.Inthispaper,high-speeddataacquisitioncardisapartofhighperformanceanalyticalinstruments.Thedifferencesbetweenthiskindofcardsandtheothersarethattheyarenotrigidtotheoutputofsystemandhavetheabilityofdataanalyzingandprocessing.Wesuccessfullydesignasystemof250MsamplingfrequenciesbasedonthestructureofA/D,FPGAandARM.ThispaperanalyzesthesystemfromMacro-andmicrorespect.Fromthemacropointofviewitanalyzesdataflowing,speedmatchingandtheselectionofspecificmeansofcommunicationofacquisitionsystemandsoon.Weadaptping-pongmechanismtoreducethespeedofanalyzingdataandpre-difficultofFPGAwhichleadtotheeaseofprocessingTimingMarginofFPGA.DMAtransferisusedascommunicationbetweenARMandFPGAwhichimprovedatatransmissionrates,andliberatetheback-endARMprocessor.Fromthemicropointofview,dataenterintotheA/Dconverterfromthefront-endconditioningcircuitry,FPGAcollectingdataontheoutputofA/Dconverterandgothroughthepre-operationoftriggeringandframingofdata.Aftertheseoperations,dataaretransmittedtotheback-endoftheARMprocessorandthendisplayontheLCD.AlotofdifficultexitedinthesuccessfuloperationinthemicrorespectwhichismainlyaboutA/Ddatacollectionandtheoftransmissiondata.Inthelatterpartofthesystemweencounterthedislocationdatacollection,theinefficiencyofARMandFPGAcommunicationandthetensionoftiminginthepre-operationofFPGA.Alloftheseissueshavebeensettledbytherevisingofhardwareandsoftware.Therearealsosomeproblemsencounteredinthedesignprocessofdataacquisitioncard,IIIsuchasthedesignofHigh-speedPCB,thereliabilityofhardwaredesignreliability,redundancyandscalabilityofthesystem.Allthesolutionsoftheseproblemsareillustratedinthelastpartofthispaper.Keyword：High-speedDataAcquisitionTriggeringHigh-speedPCBIV目錄摘要.IAbstract.II第一章緒論.11.1高速數(shù)據(jù)采集現(xiàn)狀.11.2數(shù)據(jù)采集卡在測試儀器中的應用.11.3數(shù)據(jù)采集卡主要的性能指標.21.4本文主要研究工作和難點.2第二章系統(tǒng)設計方案和主要器件選型.42.1系統(tǒng)設計方案.42.2ADC芯片選型.42.3DA芯片選型.52.4FPGA芯片選型.62.5主控CPU選型.9第三章數(shù)據(jù)采集與觸發(fā)電路設計.113.1前端采集電路設計.113.2觸發(fā)電路與觸發(fā)控制.133.3采集中的問題和解決方法.163.4SDRAM控制器設計.20第四章各芯片間的數(shù)據(jù)傳輸與處理.254.1采集卡各芯片速度等級的劃分和數(shù)據(jù)流向.254.2ARM與FPGA通信.264.3數(shù)據(jù)的模擬輸出.304.4ARM動態(tài)配置FPGA.35第五章高速PCB設計與調試.415.1高速PCB設計.415.2硬件調試與故障分析.455.3焊接經(jīng)驗總結.46結論.49致謝.50參考文獻.51附錄1ARM外圍電路.53附錄2FPGA外圍電路.55V附錄3同步問題.57附錄4ARM讀取顯示程序.581第一章緒論1.1高速數(shù)據(jù)采集現(xiàn)狀隨著電子技術和數(shù)字技術的不斷發(fā)展，以嵌入式計算為核心的數(shù)據(jù)采集系統(tǒng)已經(jīng)在測控領域占據(jù)了統(tǒng)治地位。數(shù)據(jù)采集技術作為信息科學的重要組成部分，已廣泛應用于國民經(jīng)濟和國防建設的各個領域，尤其是嵌入式技術的發(fā)展與普及，數(shù)據(jù)采集技術將有廣闊的發(fā)展前景。數(shù)據(jù)采集系統(tǒng)是將現(xiàn)場采集到的數(shù)據(jù)進行處理、傳輸、顯示、存儲等操作的設備，它有兩個主要的目標:第一是精度，對任何有目的的測試都要有一定的精確度要求，否則也就失去了測試的意義。按照不同系統(tǒng)的設計要求，我們可以選擇不同A/D轉換芯片，來到達精度的要求。第二是速度，提高數(shù)據(jù)采集的速度不僅僅是提高了工作效率，更主要的是擴大數(shù)據(jù)采集系統(tǒng)的適用范圍。如果想要達到以上兩個目標必須選擇合適的AD轉換器，而超高速AD轉換器的關鍵技術一直都只被安捷倫、泰克等測試儀器廠家所掌握，近幾年ATMEL、NS等公司才有所突破，但是高速AD轉換器價格十分昂貴，而且國外主要的ADC生產(chǎn)廠家對ADC出口有嚴格的控制，加上我國高速芯片研發(fā)的落后，這大大制約了我國的測試設備的發(fā)展1。我國雖然在高端儀器領域難有發(fā)揮空間，但是在中低端數(shù)據(jù)采集系統(tǒng)上還是有很好的發(fā)展。在國內采樣率達到500MSPS的數(shù)據(jù)采集卡還是十分常見的，不過居高不下的價格讓客戶難以接受，特備是數(shù)據(jù)采集系統(tǒng)有特殊要求的非標準數(shù)據(jù)采集卡的價格更是難以接受，因此以電子科技大學為代表的一批科研院校都選擇了自主研發(fā)。由于嵌入式系統(tǒng)向高速化智能化方向發(fā)展，老式測試儀器很難滿足高速、實時、準確的要求，急需新一代的實時、高分辨率的高性能分析儀器。儀器的研制不但可以打破國外企業(yè)對我國中高端測試儀器的壟斷，而且推動了我國的工業(yè)測試技術的發(fā)展。高速數(shù)據(jù)采集卡作為高端儀器的核心部分是整個儀器研制的關鍵，因此高速數(shù)據(jù)采集卡的研制有著極大的現(xiàn)實意義和經(jīng)濟價值。1.2數(shù)據(jù)采集卡在測試儀器中的應用由于近幾年電子行業(yè)對高端測試儀器的需求激增，目前各高校、科研院所陸續(xù)開展了相關的研究，數(shù)據(jù)采集卡作為高端測試儀器里面重要的一環(huán)也越來越受到大家的重視。市場上出現(xiàn)了一大批專業(yè)從事高速數(shù)據(jù)采集卡設計的中小公司，他們研制的數(shù)據(jù)采集卡分兩種，一種是標準數(shù)據(jù)采集卡，即采集卡的是基于USB、PCI總線2的標準數(shù)據(jù)采集卡；另一種就是非標準數(shù)據(jù)采集卡，即根據(jù)客戶要求定制的數(shù)據(jù)采集卡。本課題主要是研制高性能測試儀器設計的一部分，因此課題中設計的數(shù)據(jù)采集卡屬于非標準數(shù)據(jù)采集卡，它與通用的標準數(shù)據(jù)采集卡還是有較多不同之處，主要體現(xiàn)在以下幾個方面：1.設計的數(shù)據(jù)采集卡具有很強的數(shù)據(jù)處理功能，可以自成系統(tǒng)，因此不需要與外部的高速總線相連。2.設計的數(shù)據(jù)采集卡屬于非標準的數(shù)據(jù)采集卡，因此數(shù)據(jù)的輸入輸出要求都與要設計的儀器相關，不能以一般的數(shù)據(jù)采集卡的指標來衡量。設計的數(shù)據(jù)采集卡后端使用ARM處理器，采集的數(shù)據(jù)直接可以通過ARM處理器外接的LCD顯示，而數(shù)據(jù)處理部分大部分都可以在FPGA中實現(xiàn)，因此不需要通過高速總線將數(shù)據(jù)輸出。由于研制的測試儀器在數(shù)據(jù)精度上要求不高，但是對采樣率要求較高，因此設計時選用8位精度、采樣率高達250MSPS的A/D轉換器。1.3數(shù)據(jù)采集卡主要的性能指標根據(jù)設計要求，本課題研制的數(shù)據(jù)采集卡主要有以下的技術指標和要求：1.單通道模擬輸入，信號最高采樣率為250MSPS；2.分辨率：8bits；3.單通道模擬輸出，14位分辨率，采樣率最高175MSPS；4.支持電平、上升/下降沿等常見觸發(fā)；5.支持RS232輸出；6.八路數(shù)字I/O輸出；1.4本文主要研究工作和難點論文的主要任務是基于ARM和FPGA的高速數(shù)據(jù)采集卡的硬件設計，并且針對具體的方案討論如何提高采集的性能。這一部分在今后的進一步研究中有重要的意義，具體的研究內容如下：1.數(shù)據(jù)采集卡的整體設計方案選擇和芯片選型。2.各芯片間數(shù)據(jù)通信方案選擇，各部分處理速度分析。3.高速PCB設計與調試。4.前端采集與FPGA預處理，整個系統(tǒng)的邏輯控制。5.高速DAC內部寄存器配置，控制模擬數(shù)據(jù)輸出。6.使用ARM配置FPGA，達到動態(tài)配置的目的。3在課題研發(fā)中遇到了許多難點，主要有以下幾個問題：1.高速PCB設計設計高速PCB的電源和地的分配，跨地信號的處理，LVDS信號的走線，AD時鐘的選擇與走線，高速DAC的時鐘選擇與走線，F(xiàn)PGA外接多種電平時I/O的供電，系統(tǒng)冗余設計等。2.采集數(shù)據(jù)同步問題A/D轉換的數(shù)據(jù)進入FPGA之后，經(jīng)常會出現(xiàn)數(shù)據(jù)移位的問題，主要的原因是數(shù)據(jù)與地址不同步造成的，由于采集的速度高達100M以上，采集時鐘的周期為10ns以下，數(shù)據(jù)存儲的地址與采集的時鐘很容易出現(xiàn)移位，造成存儲地址建立時間不足，地址產(chǎn)生錯誤的問題。3.ARM采集數(shù)據(jù)效率問題設計初期ARM與FPGA之間的通信采用異步通信的方式，使用ARM讀取外部FPGA的雙口RAM中的數(shù)據(jù)，實驗發(fā)現(xiàn)可以正常讀取，但是速度較慢而且數(shù)據(jù)傳輸?shù)倪^程中需要長期占用ARM處理器，會出現(xiàn)整個系統(tǒng)較慢的問題。分析了以上情況之后，決定采用DMA傳輸方式，代替之前的方案。使用DMA傳輸方式，可以加快數(shù)據(jù)傳輸?shù)乃俣龋⒖梢越夥臕RM處理器。4第二章系統(tǒng)設計方案和主要器件選型2.1系統(tǒng)設計方案整個系統(tǒng)是由前端模擬通道、觸發(fā)電路、FPGA數(shù)據(jù)采集預處理、數(shù)據(jù)模擬輸出和ARM數(shù)據(jù)處理