可編程邏輯器件時序邏輯電路.ppt_第1頁
可編程邏輯器件時序邏輯電路.ppt_第2頁
可編程邏輯器件時序邏輯電路.ppt_第3頁
可編程邏輯器件時序邏輯電路.ppt_第4頁
可編程邏輯器件時序邏輯電路.ppt_第5頁
已閱讀5頁，還剩6頁未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

可編程邏輯器件 時序邏輯電路,實(shí)驗(yàn)?zāi)康?（1）了解時序邏輯電路的設(shè)計(jì)方法 （2）掌握集成計(jì)數(shù)器的級聯(lián)方法 （3）掌握Quartus II軟件中使用文本輸入法和原理圖輸入法進(jìn)行電路設(shè)計(jì)和仿真,預(yù)習(xí)要求,（1）熟悉中規(guī)模集成芯片74161的引腳排列和邏輯功能 （2）熟悉可編程時序邏輯設(shè)計(jì)的基本方法,實(shí)驗(yàn)內(nèi)容,利用VHDL語言編程實(shí)現(xiàn)60進(jìn)制計(jì)數(shù)器的時序邏輯功能，進(jìn)行軟件仿真和硬件測試。,報(bào)告要求,1）VHDL描述74161的程序 2）仿真波形,附錄：Quartus II使用,1、file/new建VHDL文本文件，保存的同時新建一個工程，該工程名要和文件中的實(shí)體名相一致。 2、Start compilation開始編譯 3、在file下新建波形文件用于仿真。Insert/insert node or bus/node find/list把端口全部導(dǎo)入波形圖中，保存波形文件。點(diǎn)擊 Start simulation,得結(jié)果。思考輸入的不同進(jìn)制如何切換？,4、管腳鎖定。輸入輸出端口配上實(shí)驗(yàn)板上FPGA的引腳，這是下載程序到實(shí)驗(yàn)板上的關(guān)鍵。 芯片選擇：EP3C16Q240C8,思考：在做仿真時，Quartus提供了哪二種仿真？這二種仿真的區(qū)別，以及如 何調(diào)用這二種仿真？,試驗(yàn)箱LED電路圖,管腳鎖定,CLK1,CLK2: 50MHz CLK

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論