常見(jiàn)組合邏輯電路.docVIP

124 第十章 第一節(jié) 常見(jiàn)的組合邏輯電路 共4 頁(yè) 脈 沖 與 數(shù) 字 電 路 課 程 教 案序號(hào)：12教學(xué)內(nèi)容： 第十章 組合邏輯電路第一節(jié) 常見(jiàn)的組合邏輯電路目的與要求：掌握簡(jiǎn)單組合邏輯門(mén)電路符號(hào)和輸入輸出關(guān)系；理解加法器、比較器、編碼器和譯碼器的輸入輸出關(guān)系。重點(diǎn)與難點(diǎn)：與非、或非、與或非及異或門(mén)電路符號(hào)及對(duì)應(yīng)的邏輯函數(shù)關(guān)系其它組合邏輯電路的分析方法課 型：講解教學(xué)方法：用圖示法表現(xiàn)組合邏輯門(mén)電路同基本邏輯門(mén)電路之間的聯(lián)系；用真值表說(shuō)明組合邏輯電路的功能。教 具：組合邏輯電路教學(xué)掛圖時(shí)間分配：導(dǎo)入5分，組合邏輯門(mén)電路30分，其它組合邏輯電路50分（其中，加法器10分，比較器15分，編碼器10分，譯碼器15分），小結(jié)與作業(yè)布置5分。教學(xué)進(jìn)程：導(dǎo)入復(fù)習(xí)：（提問(wèn)）1、什么是門(mén)電路？常用的基本邏輯門(mén)電路有哪幾種？ 2、什么是正邏輯和負(fù)邏輯？（引言）用門(mén)電路可以組成各種復(fù)雜的邏輯電路來(lái)模擬不同的邏輯函數(shù)關(guān)系，這些邏輯電路分成兩大類：組合邏輯電路和時(shí)序邏輯電路。正課 第十章 組合邏輯電路概述：什么是組合邏輯電路？電路的輸出只與該時(shí)刻的輸入信號(hào)有關(guān)，而與電路原來(lái)的狀態(tài)無(wú)關(guān)；組合邏輯電路由邏輯門(mén)電路組成，且不含任何形式的信號(hào)回授（即反饋）。基本邏輯門(mén)電路就是最基本的組合邏輯電路。第一節(jié) 常見(jiàn)的組合邏輯電路一、簡(jiǎn)單組合邏輯門(mén)電路概述：有與非門(mén)、或非門(mén)、與或非門(mén)和異或門(mén)等。&1ABF&ABF1與非門(mén)電路電路符號(hào)：邏輯函數(shù)：FAB真值表：（略）2或非門(mén)電路1ABF11ABF電路符號(hào)：邏輯函數(shù)：FAB1F1&ABCD真值表：（略）&13與或非門(mén)電路F電路符號(hào)：邏輯函數(shù)：FABCDB1A&11F1ABF4異或門(mén)電路電路符號(hào)：邏輯函數(shù)：FABABAB（推導(dǎo)邏輯關(guān)系）真值表：（略，強(qiáng)調(diào)其異或的含義）二、其它組合邏輯電路 A B S 0 0 0 0 1 1 1 0 1 1 1 0半加器真值表1加法器加法器的基礎(chǔ)是一位加法器，一位加法器有半加和全加兩種。（1）半加器 只實(shí)現(xiàn)本位相加（不計(jì)算低位向本位的進(jìn)位，也不向高位進(jìn)位）由真值表可知，異或門(mén)就能完成半加器功能。Ci1 Ai Bi Si Ci 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1全加器真值表（2）全加器 實(shí)現(xiàn)本位和低位進(jìn)位三者相加，并向高位進(jìn)位（即有三個(gè)輸入端，兩個(gè)輸出端）全加器真值表：全加器本位和Si和進(jìn)位Ci的邏輯表達(dá)式：SiCi1(AiBi) CiAiBiCi1(AiBi)電路實(shí)現(xiàn)：Si由兩個(gè)異或門(mén)組成，Ci由一個(gè)異或門(mén)、一個(gè)與或非門(mén)和一個(gè)非門(mén)組成。（學(xué)生練習(xí)）FACi1AiBiSiCi全加器的邏輯符號(hào)：2比較器（1）一位同比較器 只判斷兩個(gè)一位二進(jìn)制數(shù)是否相等的邏輯電路，它是多位比較器的基礎(chǔ)。 A B G 0 0 1 0 1 0 1 0 0 1 1 1同比較器真值表一位同比較器的真值表：相等時(shí)為1，不等時(shí)為0。正好同異或門(mén)相反。一位同比較器的邏輯表達(dá)式：GiAiBi 或GiABAB1&FBA11同或門(mén)電路一位同比較器的電路實(shí)現(xiàn)：可以用異或門(mén)和非門(mén)實(shí)現(xiàn)，或稱為異或非門(mén)。也可用同或門(mén)電路來(lái)實(shí)現(xiàn)。1ABF異或非門(mén)符號(hào)大小比較器真值表 Ai Bi Li(Bi小) Mi(Bi大) 0 0 0 0 0 1 0 1 1 0 1 0 1 1 0 0（2）一位大小比較器 與同比較器相比，大小比較器有兩個(gè)輸出端，分別表示AB或AB。一位大小比較器的真值表：AiBi時(shí)Li為1，Mi為0；AiBi時(shí)Li為0，Mi為1；AiBi時(shí)Li和Mi均為0。一位大小比較器的邏輯表達(dá)式：LiAiBi，MiAiBi一位大小比較器的電路實(shí)現(xiàn)：BiAi&11LiMi 相當(dāng)于在異或門(mén)中去掉了右面的或門(mén)。3編碼器一種多輸入端和多輸出端的組合邏輯電路。作用是把要傳送的信息編制成二進(jìn)制碼信號(hào)。其電路根據(jù)編碼的要求不同而不同。B1B0A00B01C10D11舉例：將A、B、C、D四個(gè)人編成兩位二進(jìn)制碼，即用“00”表示A，“01”表示B，“10”表示C，“11”表示D。其編碼真值表可以表示成：由此得到編碼器的邏輯表達(dá)式：（注意B0和B1取“1”值項(xiàng)的和） B0BD B1CD1AB1CDB0B1由于A、B、C、D中只有一個(gè)且必有一個(gè)取值為“1”，得到的就是取值為“1”項(xiàng)的編碼。有關(guān)的編碼電路如右圖所示。4譯碼器譯碼是編碼的逆過(guò)程。常用的譯碼器有二進(jìn)制譯碼器、二十進(jìn)制譯碼器和顯示譯碼器等。按二進(jìn)制數(shù)的大小把二進(jìn)制碼譯成有序的對(duì)應(yīng)狀態(tài)，稱為二進(jìn)制譯碼。如上例中將二進(jìn)制編碼B1B0譯成對(duì)應(yīng)的A、B、C、D的取值狀態(tài)，就屬于二進(jìn)制譯碼。上例中的譯碼真值表：ABCDB00101B10011AB1B0BB1B0CB1B0BA&11&CDB1B0DB1B0有關(guān)的譯碼電路：學(xué)生練習(xí)：當(dāng)B1B000，B1B001，B1B010和B1B011時(shí)，A、B、C、D端的輸出分別為什么電平？小結(jié)：組合邏輯電路是一種輸出只與該時(shí)刻的輸入信號(hào)有關(guān)，而與電路原來(lái)狀態(tài)無(wú)關(guān)的邏輯電路。最簡(jiǎn)單的組合邏輯電路