ch02 MOS器件物理基礎(chǔ).ppt_第1頁
ch02 MOS器件物理基礎(chǔ).ppt_第2頁
ch02 MOS器件物理基礎(chǔ).ppt_第3頁
ch02 MOS器件物理基礎(chǔ).ppt_第4頁
ch02 MOS器件物理基礎(chǔ).ppt_第5頁
已閱讀5頁,還剩55頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

第二章MOS器件物理基礎(chǔ) 1 MOSFET開關(guān) N型MOSFET 導(dǎo)通時VG的值 閾值電壓 源漏之間的電阻 源漏電阻與各端電壓的關(guān)系 2 MOSFET的結(jié)構(gòu) 3 襯底 Ldrawn 溝道總長度 Leff 溝道有效長度 Leff Ldrawn 2LD MOSFET的結(jié)構(gòu) LD 橫向擴散長度 bulk body tox 氧化層厚度 源極 提供載流子 漏極 收集載流子 4 MOSFET Metal OxideSemiconductorField EffectTransistorCMOS 互補MOSn型MOSFET 載流子為電子p型MOSFET 載流子為空穴 阱 局部襯底 5 MOS管正常工作的基本條件 MOS管正常工作的基本條件是 所有襯源 B S 襯漏 B D pn結(jié)必須反偏 寄生二極管 6 同一襯底上的NMOS和PMOS器件 寄生二極管 N SUB必須接最高電位VDD P SUB必須接最低電位VSS 阱中MOSFET襯底常接源極S MOS管所有pn結(jié)必須反偏 7 MOS晶體管符號 8 NMOS晶體管工作原理 導(dǎo)電溝道形成 9 VGS VT VDS 0 10 VGS VT 0 VDS VGS VT稱為三極管區(qū)或線性區(qū) 溝道未夾斷條件 11 VGS VT VDS VGS VT稱為飽和區(qū) 12 NMOS器件的閾值電壓VTH a 柵壓控制的MOSFET b 耗盡區(qū)的形成 c 反型的開始 d 反型層的形成 形成溝道時的VG稱為閾值電壓記為VT 13 MS 多晶硅柵與硅襯底功函數(shù)之差 Qdep耗盡區(qū)的電荷 是襯源電壓VBS的函數(shù) Cox 單位面積柵氧化層電容 2 F 強反型時的表面電勢 k 玻耳茲曼常數(shù)q 電子電荷Nsub 襯底摻雜濃度ni 本征自由載流子濃度 si 硅的介電常數(shù) 14 閾值電壓調(diào)整 改變溝道區(qū)摻雜濃度 15 NMOS溝道電勢示意圖 0 VDS VGS VT 邊界條件 V x x 0 0 V x x L VDS 16 Qd 溝道電荷密度 Cox 單位面積柵電容 溝道單位長度電荷 C m WCox MOSFET單位長度的總電容 Qd x 沿溝道點x處的電荷密度 V x 溝道x點處的電勢 I V特性的推導(dǎo) 1 電荷移動速度 m s V x x 0 0 V x x L VDS 17 I V特性的推導(dǎo) 2 對于半導(dǎo)體 且 18 I V特性的推導(dǎo) 3 三極管區(qū) 線性區(qū) 每條曲線在VDS VGS VTH時取最大值 且大小為 VDS VGS VTH時溝道剛好被夾斷 19 三極管區(qū)的nMOSFET 0 VDS VGS VT 等效為一個壓控電阻 20 飽和區(qū)的MOSFET VDS VGS VT 當V x 接近VGS VT Qd x 接近于0 即反型層將在X L處終止 溝道被夾斷 21 MOSFET的I V特性 TriodeRegion VDS VGS VT 溝道電阻隨VDS增加而增加導(dǎo)致曲線彎曲 曲線開始斜率正比于VGS VT VDS VGS VT 用作恒流源條件 工作在飽和區(qū)且VGS const 22 NMOS管的電流公式 截至區(qū) Vgs VTH 線性區(qū) Vgs VTHVDS Vgs VTH 飽和區(qū) Vgs VTHVDS Vgs VTH 23 MOS管飽和的判斷條件 NMOS飽和條件 Vgs VTHN Vd Vg VTHN PMOS飽和條件 Vgs VTHP Vd Vg VTHP g d g d 判斷MOS管是否工作在飽和區(qū)時 不必考慮Vs 24 MOSFET的跨導(dǎo)gm 25 MOS模擬開關(guān) MOS管D S可互換 電流可以雙向流動 可通過柵源電源 Vgs 方便控制MOS管的導(dǎo)通與關(guān)斷 關(guān)斷后Id 0 26 二級效應(yīng) 27 MOS管的開啟電壓VT及體效應(yīng) 體效應(yīng)系數(shù) VBS 0時 0 28 MOS管體效應(yīng)的Pspice仿真結(jié)果 Vb 0 5v Vb 0v Vb 0 5v Id Vg 體效應(yīng)的應(yīng)用 利用襯底作為MOS管的第3個輸入端利用VT減小用于低壓電源電路設(shè)計 29 襯底跨導(dǎo)gmb 30 MOSFET的溝道調(diào)制效應(yīng) 31 MOSFET的溝道調(diào)制效應(yīng) L L 32 MOS管溝道調(diào)制效應(yīng)的Pspice仿真結(jié)果 VGS VT 0 15V W 100 ID VDS L 1 L2 2 6 4 33 MOS管跨導(dǎo)gm不同表示法比較 上式中 34 亞閾值導(dǎo)電特性 1 是一個非理想因子 35 MOS管亞閾值導(dǎo)電特性的Pspice仿真結(jié)果 VgS logID 仿真條件 VT 0 6 W L 100 2 MOS管亞閾值電流ID一般為幾十 幾百nA 常用于低功耗放大器 帶隙基準設(shè)計 36 MOS器件模型 37 MOS器件版圖 38 MOS電容器的結(jié)構(gòu) 39 MOS器件電容 40 C1 柵極和溝道之間的氧化層電容 C2 襯底和溝道之間的耗盡層電容 C3 C4柵極和有源區(qū)交疊電容 41 C5 C6有源區(qū)和襯底之間的結(jié)電容 42 柵源 柵漏 柵襯電容與VGS關(guān)系 1 VGS VTH截止區(qū) 43 2 VGS VTHVDS VGS VTH深三極管區(qū) 44 3 VGS VTHVDS VGS VTH飽和區(qū) 45 柵源 柵漏電容隨VGS的變化曲線 46 NMOS器件的電容 電壓特性 積累區(qū) 強反型 47 減小MOS器件電容的版圖結(jié)構(gòu) 對于圖a CDB CSB WECj 2 W E Cjsw 對于圖b CDB W 2 ECj 2 W 2 E CjswCSB 2 W 2 ECj 2 W 2 E Cjsw WECj 2 W 2E Cjsw 48 柵極電阻 49 MOS低頻小信號模型 50 完整的MOS小信號模型 51 作業(yè) 2 1 2 2 2 5 2 9 2 15 52 實驗熟悉HSPICE環(huán)境及MOS晶體管特性在Windows下Tanner環(huán)境下SPICE的使用任務(wù) 1 完成NMOS和PMOS晶體管I V特性的仿真 包括AW L不變 在不同的Vgs下 Ids與Vds關(guān)系BW L不變 在不同的Vds下 Ids與Vgs關(guān)系CVgs不變 在不同的W L下 Ids與Vds關(guān)系2 習題2 5b3 襯底調(diào)制效應(yīng)的仿真 習題2 5e時間4小時實驗報告要求畫出各個曲線 上交電子版 53 例 求下列電路的低頻小信號輸出電阻 0 54 例 求下列電路的低頻小信號輸出電阻 0 55 例 求下列電路的低頻小信號輸出電阻 0 56 小信號電阻總結(jié) 0 對于圖 A 對于圖 B 對于圖 C 57 例 若W L 50 0 5 ID 500uA 分別求 NMOS PMOS的跨導(dǎo)及輸出阻抗以及本征增益gmr0 tox 9e 9 n 0 1 p 0 2 n 350cm2 V s p 100cm2 V s tox 50 Cox 6 9fF m2 1 10 10m 1fF 10 15F tox 90 Cox 6 9 50 90 3 83f

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論