Modelsim仿真庫(kù)的編譯.doc

在使用ModelSim軟件對(duì)Xilinx ISE進(jìn)行后仿真時(shí)，需要先編譯Xilinx的仿真庫(kù)，否則就會(huì)產(chǎn)生無法加載simprim，unisim等庫(kù)文件的錯(cuò)誤。在許多論壇上都提到了使用compxlib命令來編譯Xilinx的仿真庫(kù)，如使用compxlib -s mti_se arch all -l all -dir D:Modeltech_6.0xilinx_lib -w.但是對(duì)于如此復(fù)雜，而又不經(jīng)常使用的命令有誰(shuí)會(huì)愿意記憶呢。還好我們可以使用一個(gè)具有圖形化界面的編譯向?qū)Чぞ邅矸奖愕漠a(chǎn)生仿真庫(kù)。今天無意中在Xilinx ise軟件的安裝目錄下發(fā)現(xiàn)了一個(gè)名為compxlibgui.exe的程序，根據(jù)其名字可以推測(cè)這是一個(gè)用于編譯仿真庫(kù)的圖形化程序。打開一看，確實(shí)很好用，提供向?qū)降木幾g過程，只需一路next就可以搞定。具體使用步驟如下：使用的編譯工具： compxlibgui.exe工具位置：Xilinx ISE安裝路徑binnt目錄下步驟一：去除modelsim.ini文件的只讀屬性modelsim.ini文件是ModelSim軟件的配置文件。Xilinx的仿真庫(kù)編譯軟件運(yùn)行過程中會(huì)修改此文件。在ModelSim軟件的安裝目錄下找到modelsim.ini文件，右擊-屬性，去除只讀屬性。步驟二：運(yùn)行編譯工具，compxlibgui.exe在Xilinx ISE安裝路徑binnt目錄下，雙擊_compxlibgui.exe程序，界面如下圖：首先需要選擇仿真器，在此選擇ModelSim，選擇之后，程序會(huì)自動(dòng)選擇仿真軟件的安裝路徑，如果自動(dòng)選擇的有問題，也可以自己指定。如何用ModelSim se完全編譯Xilinx庫(kù)文件2010-12-28 15:07:29|分類：默認(rèn)分類|字號(hào)訂閱什么是之前的老辦法呢？Modlesim 仿真庫(kù)的建立：將Modelsim根目錄下的modelsim.ini的屬性由只讀改為可寫。新建一個(gè)文件夾，比如library（為敘述方便，把它放在modelsim的根目錄下）。D:/modelsim/library.啟動(dòng)Modelsim,選擇File/chang Directory,選擇D:/modelsim/library.選擇File/New/library命令，彈出Creat a New library,在lihrary Name中輸入“simprims_ver”,同時(shí)下一欄也自動(dòng)輸入“simprims_ver”，單擊OK。在主窗口中選擇compile/Compile命令，彈出compile Source Files,在Library的下拉列表中選擇“simprims_ver”在查找范圍中選中Xilinx/veriog/src/simprims目錄下的全部文件，單擊complie進(jìn)行編譯。(這時(shí)可能會(huì)花你一些時(shí)間,耐心等待編譯完畢)用同樣的方法將unisims和Xilinxcorelib三個(gè)仿真庫(kù)進(jìn)行編譯。這時(shí)在D:/modelsim/library 下就有以上三個(gè)仿真庫(kù)。7總結(jié)步驟為a：建立庫(kù)的放置路徑b：對(duì)庫(kù)進(jìn)行編譯c：對(duì)庫(kù)進(jìn)行映射。最后重新啟動(dòng)Modelsim可以在列表中看到建立的三個(gè)庫(kù)。那么這個(gè)辦法明顯是比較麻煩的。其實(shí)我們可以這樣做;首先將modelsim.ini文件只讀模式去掉，存檔前面打?qū)?。在您安裝ise的目錄下，進(jìn)入到binnt目錄下，例如e:ise6binnt，確認(rèn)有compxlib這個(gè)程序在cmd中運(yùn)行compxlib -s mti_se -f all -l all -o e:modeltech_6.0xilinx_libs就可以了，e:modeltech_6.0是我安裝modelsim的目錄，您可以作相應(yīng)的更改。參數(shù)也可以按照您的要求作相應(yīng)的更改。這樣就可以了。需要注意的是，千萬記住ise和modelsim的安裝目錄都不要出現(xiàn)空格，最好是直接安裝在根目錄下modelsim下編譯xilinx庫(kù)的方法這幾天，建庫(kù)的問題比較多，寫一個(gè)建庫(kù)的方法。所用軟件：ISE7.1i+ModelsimSE6.0語(yǔ)言：VHDL首先安裝軟件。注意：ISE,Modelsim的安裝路徑不能含有空格。另外，Modelsim的安裝路徑可設(shè)為“$:/modelsim”，其中$為盤符，不要使用默認(rèn)的安裝路徑。將Modelsim根目錄下的modelsim.ini文件的只讀屬性去掉。在modelsim的命令窗口中輸入命令“compxlib -s mti_se -arch all -l vhdl -w -lib all”，按回車鍵即可。編譯完成后，將Modelsim根目錄下的modelsim.ini文件的屬性設(shè)置為只讀。關(guān)于“compxlib”命令各項(xiàng)參數(shù)的含義，請(qǐng)?jiān)趍odelsim的命令窗口中輸入“compxlib -help”查詢把庫(kù)建好后，接下來的事情就是使它成為modelsim的標(biāo)準(zhǔn)庫(kù)。這只要修改modelsim安裝目錄下的modelsim.ini文件就可以了。修改后的內(nèi)容如下：Librarystd = $MODEL_TECH/./stdieee = $MODEL_TECH/./ieeeverilog = $MODEL_TECH/./verilogvital2000 = $MODEL_TECH/./vital2000std_developerskit = $MODEL_TECH/./std_developerskitsynopsys = $MODEL_TECH/./synopsysmodelsim_lib = $MODEL_TECH/./modelsim_libsimprim_ver = G:/EDA/Xilinx/simprim_ver（庫(kù)的路徑，以下同）unisim_ver = G:/EDA/Xilinx/unisim_verxilinxcorelib_ver = G:/EDA/Xilinx/xilinxcorelib_ver注意的是，這個(gè)文件是只讀屬性。修改之前要把這個(gè)屬性去掉。第六步：關(guān)掉工程，重啟modelsim。查看這3個(gè)庫(kù)是否在library框里面。二、 在ISE環(huán)境下，調(diào)用synplify，生成后仿真所需要的文件。 之所以要在ISE環(huán)境下調(diào)用synplify，主要是因?yàn)榉奖?！我也嘗試過在synplify環(huán)境下綜合設(shè)計(jì)文件，然后在ISE里編譯synplify生成的edif文件。但是不成功。ISE在第三方工具支持方面做的是比較好的，感覺跟用ISE直接綜合一樣。不過有一個(gè)缺點(diǎn)是看不了RTL原理圖。你可以在synplify中打開ISE生成的synplify工程文件，解決在ISE中不方便查看synplify綜合結(jié)果的問題?，F(xiàn)在，就要開始第二個(gè)大步驟了！第一步：創(chuàng)建ISE工程文件。選擇好器件。注意Design Flow中一定要選擇Synplify Pro Verilog。第二步：綜合設(shè)計(jì)文件，也就是verilog文件。雙擊下圖中的按鈕，ISE就會(huì)自動(dòng)調(diào)用synplify。（如果沒有的話，那可能是你的系統(tǒng)環(huán)境變量沒有設(shè)置好）。此時(shí)會(huì)彈出一個(gè)對(duì)話框，要你選擇synplify的liscense。（這步本來不用說的。如果沒有對(duì)話框彈出來的話，也不要緊）隨便選擇一個(gè)，就等結(jié)果了。第三步：生成后仿真需要的文件。如下圖，我們可以看到在Implement Design中有三個(gè)大分支，這對(duì)應(yīng)著三種仿真。按你的需要按下相應(yīng)的圖標(biāo)，生成modelsim后仿真所需要的文件，下面對(duì)生成的文件和生成這些文件的圖標(biāo)進(jìn)行說明。圖標(biāo)生成文件Generate Post-Translate Simulation Modelxxx_translate.vGenerate Post-Map Simulation Modelxxx_map.v，xxx_map.sdfGenerate Post-Place&Route Simulation Modelxxx_timsim.v，xxx_timsim.sdf在這3種仿真中，只有第一種沒有生成sdf文件。也就是說在modelsim中，只有第一種可以不用把sdf添加到仿真器中（廢話?。５竭@時(shí)，所有為后仿真所做的準(zhǔn)備工作就都完成了。下面就后仿真舉例。我們要進(jìn)行的是Place&Route Simulation！所以按下圖標(biāo)，生成為下一步的工作所需要的文件吧。三、用modelsim進(jìn)行后仿真。 在開始這一步之前，建議為你的設(shè)計(jì)新建一個(gè)文件夾。當(dāng)然你也可以不這樣做，不過對(duì)于所造成的麻煩，本人不負(fù)責(zé)！ 后仿真總共需要3個(gè)*.v文件。一個(gè)是你的模塊的測(cè)試文件，一個(gè)是ISE生成的xxx_timsim.v（注意，我們要更改這個(gè)文件的文件名，改為xxx.v，也就是你的頂層模塊名了。這也是我要求新建文件夾的原因了，重名這件事比爾.蓋茨是不答應(yīng)的）。另一個(gè)是glbl.v文件。這個(gè)文件在Xilinx安裝盤:Xilinxverilogsrc下。VHDL不需要第3個(gè)文件。復(fù)制這3個(gè)文件到新建的文件夾下，開始我們的第一步工作。第O步：為xxx_timsim.v改名！第一步：新建工程，把3個(gè)文件添加到這個(gè)工程里。（大家都這么熟了，不用教了吧）第二步：在project框里按右鍵add to project adding simulation configuration，如下圖：第三步：在彈出的對(duì)話框里，選擇SDF項(xiàng)。把ISE生成的SDF文件添加進(jìn)出。如下圖：記住Apply to Region這一項(xiàng)要寫好。它對(duì)應(yīng)的是你的tb文件（就是測(cè)試文件）調(diào)用的頂層模塊名。（不是頂層模塊名?。┍热缒愕臏y(cè)試文件是text，例化頂層模塊top為i_top,那你應(yīng)該這樣填：text/i_top或者/text/i_top。如果是第一種仿真，此步可以省略。第四步：添加library。我們創(chuàng)建的那三個(gè)庫(kù)終于派上用場(chǎng)了！我們要添加的就是這3個(gè)。選擇libr