第四章節(jié)--觸發(fā)器PPT課件

第四章觸發(fā)器 4 1概述4 2觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)4 3觸發(fā)器的邏輯功能與及其描述方法 內(nèi)容提要本章介紹構(gòu)成數(shù)字系統(tǒng)的另一種基本邏輯單元 觸發(fā)器FF flip flop 首先介紹觸發(fā)器各種電路結(jié)構(gòu)以及由于電路結(jié)構(gòu)不同而帶來的不同動(dòng)作特點(diǎn) 然后再從邏輯功能上對觸發(fā)器進(jìn)行分類 并強(qiáng)調(diào)說明了觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的區(qū)別以及兩者的關(guān)系 最后扼要地介紹了不同邏輯功能觸發(fā)器之間實(shí)現(xiàn)邏輯功能轉(zhuǎn)換的簡單方法 4 1概述在各種復(fù)雜的數(shù)字電路中不但需要對二值信號進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算 還經(jīng)常需要將這些信號和運(yùn)算結(jié)果保存起來 為此 需要使用具有記憶功能的基本邏輯單元 能夠存儲(chǔ)1位二值信號的基本單元電路稱為觸發(fā)器 觸發(fā)器必須具備以下兩個(gè)基本特點(diǎn) 具有兩個(gè)能自行保持的穩(wěn)定狀態(tài) 用來表示邏輯狀態(tài)的0和1 或二進(jìn)制數(shù)的0和1 根據(jù)不同的輸入信號可以置成1或0狀態(tài) 觸發(fā)器的分類 根據(jù)電路結(jié)構(gòu)的不同 可以把觸發(fā)器分為基本RS觸發(fā)器 同步RS觸發(fā)器 主從觸發(fā)器 維持阻塞觸發(fā)器 CMOS邊沿觸發(fā)器等 根據(jù)觸發(fā)器邏輯功能的不同可分為RS觸發(fā)器 JK觸發(fā)器 T觸發(fā)器 D觸發(fā)器等幾種類型 此外 根據(jù)存儲(chǔ)數(shù)據(jù)的原理不同 還把觸發(fā)器分成靜態(tài)觸發(fā)器和動(dòng)態(tài)觸發(fā)器兩大類 靜態(tài)觸發(fā)器是靠電路狀態(tài)的自鎖存儲(chǔ)數(shù)據(jù)的 而動(dòng)態(tài)觸發(fā)器是通過在MOS管柵極輸入電容上存儲(chǔ)電荷來存儲(chǔ)數(shù)據(jù)的 例如輸入電容上存有電荷0狀態(tài) 則沒有存電荷為1狀態(tài) 本章只介紹靜態(tài)觸發(fā)器 4 2觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)4 2 1基本RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)基本RS觸發(fā)器 又稱R S鎖存器 latch 是各種觸發(fā)器電路中結(jié)構(gòu)形式最簡單的一種 同時(shí) 它又是許多復(fù)雜電路結(jié)構(gòu)觸發(fā)器的一個(gè)組成部分 一 電路結(jié)構(gòu)與工作原理 圖4 2 1用或非門組成的基本RS觸發(fā)器 a b 電路結(jié)構(gòu) c 圖形符號 圖4 2 2用與非門組成的基本RS觸發(fā)器 a 電路結(jié)構(gòu) b 圖形符號 將上述邏輯關(guān)系列成真值表 就得到表4 2 1 表4 2 2 因?yàn)橛|發(fā)器新的狀態(tài)Qn 1 也叫做次態(tài) 不僅與輸入狀態(tài)有關(guān) 而且與觸發(fā)器原來的狀態(tài)Qn 也叫做初態(tài) 有關(guān) 所以把Qn也作為一個(gè)變量列入了真值表 并將Qn稱做狀態(tài)變量 把這種含有狀態(tài)變量的真值表叫做觸發(fā)器的特性表 或功能表 表4 2 2用與非門組成的基本RS觸發(fā)器的特性表 表4 2 1用或非門組成的基本RS觸發(fā)器的特性表 SD RD的1狀態(tài)同時(shí)消失后狀態(tài)不定 的0狀態(tài)同時(shí)消失后狀態(tài)不定 二 動(dòng)作特點(diǎn)由圖4 2 1 b 和圖4 2 2 a 中可見 在基本RS觸發(fā)器中 輸入信號直接加在輸出門上 所以輸入信號在全部作用時(shí)間里 即SD或RD為1的全部時(shí)間 都能直接改變輸出端的狀態(tài) 這就是基本RS觸發(fā)器的動(dòng)作特點(diǎn) 由于這個(gè)緣故 也把叫做直接置位端 把叫做直接復(fù)位端 并且把基本RS觸發(fā)器叫做直接置位 復(fù)位觸發(fā)器 見書上188頁 例4 2 1 在圖4 2 3 a 的基本RS觸發(fā)器電路中 已知的電壓波形如圖4 2 2 b 所示 試畫出對應(yīng)的電壓波形 圖4 2 3例4 2 1的電路和電壓波形 a 電路結(jié)構(gòu) b 電壓波形圖 4 2 2同步RS觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)在數(shù)字系統(tǒng)中 為協(xié)調(diào)各部分的動(dòng)作 常常要求基本些觸發(fā)器于同一時(shí)刻動(dòng)作 為此 必須引入同步倍 使這些觸發(fā)器只有在同步信號到達(dá)時(shí)才按輸入信號改變狀態(tài) 通常把這個(gè)同步信號叫做時(shí)鐘脈沖 或稱為時(shí)鐘信號 簡稱時(shí)鐘 用CP ClockPulse 表示 一 電路結(jié)構(gòu)與工作原理實(shí)現(xiàn)時(shí)鐘控制的最簡單方式是采用圖4 2 4所示的同步RS觸發(fā)器結(jié)構(gòu) 該電路由肉部分組成 由與非門G1 G2組成的基本RS觸發(fā)器和由與非門G3 G4組成的輸入控制電路 圖4 2 4同步RS觸發(fā)器 a 電路結(jié)構(gòu) b 圖形符號 1 當(dāng)cp 0時(shí) 觸發(fā)器保持原狀態(tài)不變 2 當(dāng)cp 1時(shí) S R傳送到基本RS觸發(fā)器的輸入端 使輸出的狀態(tài)隨輸入狀態(tài)的變化而改變 由同步RSFF可以構(gòu)成主從結(jié)構(gòu)RSFF 表4 2 3同步RS觸發(fā)器的特性表 CP回到低電平后狀態(tài)不定 當(dāng)S 0R 0時(shí) 使 相當(dāng)于基本RSFF的兩個(gè)輸入端為無效輸入 觸發(fā)器保持不變 即Qn 1 Qn 當(dāng)S 0R 1時(shí) 使 基本RS觸發(fā)器置0 即Q 0 當(dāng)S 1R 0時(shí) 使 基本RS觸發(fā)器置1 即Q 1 當(dāng)S 1R 1時(shí) 使 這時(shí)基本RSFF的兩個(gè)輸入端均為有效輸入 使輸出 破壞了輸出端互為反變量的穩(wěn)定狀態(tài) 在使用同步RS觸發(fā)器的過程中 有時(shí)還需要在CP信號到來之前將觸發(fā)器預(yù)先置成指定的狀態(tài) 為此在實(shí)用的同步RS觸發(fā)器電路上還設(shè)置有專門的異步置位輸入端和異步復(fù)位端 如圖4 2 5所示 圖4 2 5帶異步置位 復(fù)位端的同步RS觸發(fā)器 a 電路結(jié)構(gòu) b 圖形符號 二 動(dòng)作特點(diǎn)由于在CP 1的全部時(shí)間里S和R信號都能通過門G3和G4加到基本RS觸發(fā)器上 所以在CP 1的全部時(shí)間里S和R的變化都有將引起觸發(fā)器輸出端狀態(tài)的變化 這就是同步RS觸發(fā)器的動(dòng)作特點(diǎn) 根據(jù)這一動(dòng)作特點(diǎn)可以想像到 如果CP 1的期間內(nèi)輸入信號多次發(fā)生變化 則觸發(fā)器的狀態(tài)也會(huì)發(fā)生多次翻轉(zhuǎn) 這就降低了電路的抗干擾能力 參見書上191頁 例4 2 2 已知同步RS觸發(fā)器的輸入信號波形如圖4 2 6所示 試畫出端的電壓波形 設(shè)觸發(fā)器的初始狀態(tài)為Q 0 圖4 2 6例4 2 2的電壓波形圖 為了適用于單端輸入信號的場合 在有些集成電路中也把同步RS觸發(fā)器作成圖4 2 7 a 的形式 通常把這種電路叫做D型鎖存器 或雙穩(wěn)態(tài)鎖存器 圖中的D端為數(shù)據(jù)輸入端 CP 也有標(biāo)作EN的 為控制端 當(dāng)CP 1時(shí)輸出端狀態(tài)隨輸入端的狀態(tài)而改變 當(dāng)CP 0時(shí)輸出狀態(tài)保持不變 圖4 2 7 b 是4位D型鎖存器7475中每個(gè)觸發(fā)器的邏輯圖 它的邏輯功能和圖4 2 7 a 電路完全同 圖4 2 7D型鎖存器電路 a 基本形式 b 7475采用的電路 4 2 3主從觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)為了提高觸發(fā)器工作的可靠性 希望在每個(gè)CP周期里輸出端的狀態(tài)只能改變一次 為此 在同步RS觸發(fā)器的基礎(chǔ)上又設(shè)計(jì)出了主從結(jié)構(gòu)觸發(fā)器 一 電路結(jié)構(gòu)與工作原理主從結(jié)構(gòu)RS觸發(fā)器 簡稱主從RS觸發(fā)器 由兩個(gè)同樣的同步RS觸發(fā)器組成 但它們的時(shí)鐘信號相位相反 如圖4 2 8所示 圖4 2 8主從結(jié)構(gòu)RS觸發(fā)器 a 電路結(jié)構(gòu) b 圖形符號 表4 2 4主從RS觸發(fā)器的特性表圖形符號中的 表示 延遲輸出 即CP返回0以后輸出狀態(tài)才改變 因此輸出狀態(tài)的變化發(fā)生在CP信號的下降沿 CP回到低電平后輸出狀態(tài)不定 見書上193頁 例4 2 3 在圖4 2 8的主從RS觸發(fā)器電路中 若CP S和R的電壓波形如圖4 2 9所示 試求端的電壓波形 設(shè)觸發(fā)器的初始狀態(tài)為Q 0 圖4 2 9例4 2 3的電壓波形圖 為了使用方便 希望即使出現(xiàn)了S R 1 即S和R同時(shí)有效的情況 觸發(fā)器的次態(tài)也是確定的 因而需要進(jìn)一步改進(jìn)觸發(fā)器的電路結(jié)構(gòu) 如果把主從RS觸發(fā)器的端作為一對附加的控制信號接回到輸入端 如圖4 2 10所示 就可以達(dá)到上述要求 并把電路稱為主從結(jié)構(gòu)JK觸發(fā)器 簡稱主從JK觸發(fā)器 圖4 2 10主從JK觸發(fā)器 在有些集成電路觸發(fā)器產(chǎn)品中 輸入端J和K不止一個(gè) 在這種情況下J1和J2 K1和K2是與的邏輯關(guān)系 如圖4 2 11所示 圖4 2 11具有多輸入端的主從JK觸發(fā)器 表4 2 5主從JK觸發(fā)器的特性表見書上195頁 例4 2 4 已知CP J K的波形如圖2 2 12所示 試畫出對應(yīng)的電壓波形 圖4 2 12例4 2 4的電壓波形圖 二 動(dòng)作特點(diǎn)觸發(fā)器的翻轉(zhuǎn)分兩步動(dòng)作 第一步 在CP 1期間主觸發(fā)器接收輸入端 S R或J K 信號 被置成相應(yīng)的狀態(tài) 而從觸發(fā)器不動(dòng) 第二步 CP下降沿到來時(shí)從觸發(fā)器按照主觸發(fā)器的狀態(tài)翻轉(zhuǎn) 所以端狀態(tài)的改變發(fā)生在CP時(shí)鐘脈沖的下降沿 因?yàn)橹饔|發(fā)器本身是一個(gè)同步RS觸發(fā)器 所以在CP 1的全部時(shí)間里輸入信號都將對主觸發(fā)器起控制作用 注 在CP 1的全部時(shí)間里主觸發(fā)器都可以接收輸入信號 而且 由于端接回到了輸入門上 所以在Qn 0時(shí)主觸發(fā)器只能接受置1輸入信號 在Qn 1時(shí)主觸發(fā)器只能接受置0信號 其結(jié)果就是在CP 1期間主觸發(fā)器只有可能翻轉(zhuǎn)一次 一但翻轉(zhuǎn)了就不會(huì)翻回原來的狀態(tài) 所以 只有在CP 1的全部時(shí)間里輸入狀態(tài)始終未變的條件下 用CP下降沿到達(dá)時(shí)輸入的狀態(tài)決定觸發(fā)器的次態(tài)才肯定是對的 否則 必須考慮CP 1期間輸入狀態(tài)的全部變化過程 才能確定CP下降沿到達(dá)時(shí)觸發(fā)器的次態(tài) 參見書上197頁 例4 2 5 在圖4 2 10的主從JK觸發(fā)器中 已知CP J K的電壓波形如圖4 2 13所示 試畫出與之對應(yīng)的輸出廟電壓波形 設(shè)觸發(fā)器的初始狀態(tài)為Q 0 圖4 2 13例4 2 5的電壓波形圖 4 2 4邊沿觸發(fā)器的電路結(jié)構(gòu)與動(dòng)作特點(diǎn)為了提高觸發(fā)器的可靠性 增強(qiáng)抗干擾能力 希望觸發(fā)器的次態(tài)僅僅取決于CP信號下降沿 或上升沿 到達(dá)時(shí)該輸入信號的狀態(tài) 而在此之前和之后輸入狀態(tài)的變化對觸發(fā)器的次態(tài)沒有影響 目前已用于數(shù)字集成電路產(chǎn)品中的邊沿觸發(fā)器電路有利用CMOS傳輸門的邊沿觸發(fā)器 維持阻塞觸發(fā)器 利用門電路傳輸延遲時(shí)間的邊沿觸發(fā)器以及利用二極管進(jìn)行電平配置的邊沿觸發(fā)器等幾種 一 利用CMOS傳輸門的邊沿觸發(fā)器 圖4 2 14利用CMOS傳輸門的邊沿觸發(fā)器 表4 2 6CMOS邊沿觸發(fā)器的特性表 圖4 2 15帶異步置位 復(fù)位端的CMOS邊沿觸發(fā)器 二 維持阻塞觸發(fā)器邊沿觸發(fā)器的另一種電路結(jié)構(gòu)形式是維持阻塞結(jié)構(gòu) 在TTL電路中這種電路結(jié)構(gòu)形式用比較多 圖4 2 16維持阻塞結(jié)構(gòu)的RS觸發(fā)器 圖4 2 17維持阻塞結(jié)構(gòu)的D觸發(fā)器 圖4 2 18具有異步置位 復(fù)位端和多輸入端的維持阻塞D觸發(fā)器 三 利用傳輸延遲時(shí)間的邊沿觸發(fā)器另一種邊沿觸發(fā)器的電路結(jié)構(gòu)如圖所示 它是利用門電路和傳輸延遲時(shí)間實(shí)現(xiàn)邊沿觸發(fā)的 圖4 2 19利用傳輸延遲時(shí)間的邊沿觸發(fā)器 表4 2 7圖4 2 19觸發(fā)器的特性表 圖4 2 20例4 2 6的電壓波形圖 4 3觸發(fā)器的邏輯功能的分類4 3 1觸發(fā)器按邏輯功能的分類從上一節(jié)可以看到 由于每一種觸發(fā)器電路的信號輸入方式 不同有單端輸入的 也有雙端輸入的 觸發(fā)器的狀態(tài)隨輸入信號翻轉(zhuǎn)的規(guī)則不同 所以它們的邏輯功能也不完全一樣 按照邏輯功能的不同特點(diǎn) 通常將時(shí)鐘控制的觸發(fā)器分為RS觸發(fā)器 JK觸發(fā)器 T觸發(fā)器和D觸發(fā)器等幾種類型 一 RS觸發(fā)器凡在時(shí)鐘信號作下邏輯功能符合表4 3 1特性表所規(guī)定的邏輯功能者 叫做RS觸發(fā)器 表4 3 1RS觸發(fā)器的特性表 如果把表4 3 1特性表所規(guī)定的邏輯關(guān)系寫成邏輯函數(shù)式 則得到利用約束條件將上式化簡 于是得出式 4 3 1 稱為RS觸發(fā)器的特性方程 圖4 3 1RS觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 二 JK觸發(fā)器凡在時(shí)鐘信號作下邏輯功能符合表4 3 2特性表所規(guī)定的邏輯功能者 叫做JK觸發(fā)器 根據(jù)表可以寫出JK觸發(fā)器的特性方程 化簡后得到 表4 3 2RS觸發(fā)器的特性表 圖4 3 2JK觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 三 T觸發(fā)器在某些應(yīng)用場合下 需要這樣一種邏輯功能的觸發(fā)器 當(dāng)控制信號T 1時(shí)每來一個(gè)CP信號它的狀態(tài)就翻轉(zhuǎn)一次 而當(dāng)T 0時(shí) CP信號到達(dá)后它的狀態(tài)保持不變 具備這種邏輯功能的觸發(fā)器叫做T觸發(fā)器 它的特性表如表4 3 3所示 從特性表寫出T觸發(fā)器的特性方程為事實(shí)上只要將JK觸發(fā)器的兩個(gè)輸入端連在一起作為T端 就可以構(gòu)成T觸發(fā)器 當(dāng)T觸發(fā)器的控制端接至固定的高電平時(shí) 即T恒等于1 則式 4 3 3 變?yōu)榧疵看蜟P信號作用后觸發(fā)器必然翻轉(zhuǎn)成與初態(tài)相反的狀態(tài) 有時(shí)也把這種接法的觸發(fā)器叫做T 觸發(fā)器 表4 3 3T觸發(fā)器的特性表 圖4 3 3T觸發(fā)器的狀態(tài)轉(zhuǎn)換圖和邏輯符號 四 D觸發(fā)器凡在時(shí)鐘信號作下邏輯功能符合表4 3 4特性表所規(guī)定的邏輯功能者 叫做D觸發(fā)器 從特性表寫出D觸發(fā)器的特性方程為 表4 3 4D觸發(fā)器的特性表 圖4 3 4D觸發(fā)器的狀態(tài)轉(zhuǎn)換圖 4 3 2觸發(fā)器的電路結(jié)構(gòu)和邏輯功能的關(guān)系前者 已經(jīng)從電路結(jié)構(gòu)形式和邏輯功能這兩個(gè)不同的角度對觸發(fā)器作了分類介紹 需要強(qiáng)調(diào)指出 觸發(fā)器的邏輯功能和電路結(jié)構(gòu)形式是兩個(gè)不同的概念 所謂邏輯功能 是指觸發(fā)器的次態(tài)和現(xiàn)態(tài)及輸入信號之間在穩(wěn)態(tài)下的邏輯關(guān)系 這種邏輯關(guān)系可以用特性表 特性方程或狀態(tài)轉(zhuǎn)換圖給出 根據(jù)邏輯功能的不同特點(diǎn) 把觸發(fā)器分