微機原理與接口技術(shù)(樓順天第二版)第六章習題解答

1、微機原理與接口技術(shù)（樓順天第二版）習題解答第6章 總線及其形成6.1答：內(nèi)存儲器按其工作方式的不同，可以分為隨機存取存儲器（簡稱隨機存儲器或RAM）和只讀存儲器（簡稱ROM）。隨機存儲器。隨機存儲器允許隨機的按任意指定地址向內(nèi)存單元存入或從該單元取出信息，對任一地址的存取時間都是相同的。由于信息是通過電信號寫入存儲器的，所以斷電時RAM中的信息就會消失。計算機工作時使用的程序和數(shù)據(jù)等都存儲在RAM中，如果對程序或數(shù)據(jù)進行了修改之后，應(yīng)該將它存儲到外存儲器中，否則關(guān)機后信息將丟失。通常所說的內(nèi)存大小就是指RAM的大小，一般以KB或MB為單位。 只讀存儲器。只讀存儲器是只能讀出而不能隨意寫入信息的

2、存儲器。ROM中的內(nèi)容是由廠家制造時用特殊方法寫入的，或者要利用特殊的寫入器才能寫入。當計算機斷電后，ROM中的信息不會丟失。當計算機重新被加電后，其中的信息保持原來的不變，仍可被讀出。ROM適宜存放計算機啟動的引導程序、啟動后的檢測程序、系統(tǒng)最基本的輸入輸出程序、時鐘控制程序以及計算機的系統(tǒng)配置和磁盤參數(shù)等重要信息。6.2 答：存儲器的主要技術(shù)指標有：存儲容量、讀寫速度、非易失性、可靠性等。6.3 答：在選擇存儲器芯片時應(yīng)注意是否與微處理器的總線周期時序匹配。作為一種保守的估計，在存儲器芯片的手冊中可以查得最小讀出周期tcyc(R)(Read Cycle Time)和最小寫周期tcyc(W)

3、(Write Cycle Time)。如果根據(jù)計算，微處理器對存儲器的讀寫周期都比存儲器芯片手冊中的最小讀寫周期大，那么我們認為該存儲器芯片是符合要求的，否則要另選速度更高的存儲器芯片。8086CPU對存儲器的讀寫周期需要4個時鐘周期(一個基本的總線周期)。因此，作為一種保守的工程估計，存儲器芯片的最小讀出時間應(yīng)滿足如下表達式：tcyc(R)4TtdatDT其中：T為8086微處理器的時鐘周期；tda為8086微處理器的地址總線延時時間；tD為各種因素引起的總線附加延時。這里的tD應(yīng)該認為是總線長度、附加邏輯電路、總線驅(qū)動器等引起的延時時間總和。同理，存儲器芯片的最小寫入時間應(yīng)滿足如下表達式：

4、tcyc(W)4TtdatDT6.4 答：全地址譯碼、部分地址譯碼和線選。全地址譯碼方式下CPU地址總線的所有地址均參與存儲單元的地址譯碼，存儲單元地址唯一；部分地址譯碼方式和線選方式下CPU地址總線的有一些地址信號沒有參與譯碼，則取0或取1均可，所以存儲器的存儲單元地址不唯一，有重復(fù)。6.5 答：數(shù)據(jù)總線的低8位接偶存儲體，高8位接奇存儲體；地址總線的A19A1同時對奇偶存儲體尋址，地址總線的A0只與偶地址存儲體連接，與奇地址存儲體連接。6.6 答：(1)1k1 片，片內(nèi)尋址：，共10位；片選控制信號：，共6位。(2)1k4 片，片內(nèi)尋址：，共10位； 片選控制信號：，共6位。(3)4k8

5、片，片內(nèi)尋址：，共12位； 片選控制信號：，共4位。(4)16k4 片，片內(nèi)尋址：，共14位； 片選控制信號：，共2位。6.7 答：(1)1k1 片，片內(nèi)尋址：，共10位； 片選控制信號：，共10位。(2)1k4 片，片內(nèi)尋址：，共10位； 片選控制信號：，共10位。(3)4k8 片，片內(nèi)尋址：，共12位； 片選控制信號：，共8位。(4)16k4 片，片內(nèi)尋址：，共14位； 片選控制信號：，共6位。6.8 答：32K=8000H，所以，最高地址為：4000H+8000H-1=BFFFH，則，可用的最高地址為0BFFFH.6.9 答：7FFFH-4000H+1=4000H=16KB，內(nèi)存容量為1

6、6KB。6.10 答：因為6264的片容量為8KB。RAM存儲區(qū)域的總?cè)萘繛?3FFFH-00000H+1=4000H=16KB，故需要2片6264芯片。連接圖如圖6.10所示。圖6.10 與8088系統(tǒng)總線的連接圖檢測程序段：MOV AX,0000HMOV DS,AXMOV SI,0MOV CX,16*1024MOV AL,55HCMPL: MOV SI,ALMOV BL,SICMP BL,ALJNE ERRORINC SILOOP CMPLMOV DL,0EEHJMP NEXTERROR: MOV DL,01HNEXT: 6.11 答：EPROM芯片的編程有兩種方式：標準編程和快速編程。在

7、標準編程方式下，每給出一個編程負脈沖就寫入一個字節(jié)的數(shù)據(jù)。Vpp上加編程電壓，地址線、數(shù)據(jù)線上給出要編程單元的地址及其數(shù)據(jù)，并使=0,=1。上述信號穩(wěn)定后，在端加上寬度為50ms5ms的負脈沖，就可將數(shù)據(jù)逐一寫入。寫入一個單元后將變低，可以對剛寫入的數(shù)據(jù)讀出進行檢驗?？焖倬幊淌褂?00的編程脈沖依次寫完所有要編程的單元，然后從頭開始檢驗每個寫入的字節(jié)。若寫的不正確，則重寫此單元。寫完再檢驗，不正確可重寫。EEPROM編程時不需要加高電壓，也不需要專門的擦除過程。并口線EEPROM操作與SRAM相似，寫入時間約5ms。串行EEPROM寫操作按時序進行，分為字節(jié)寫方式和頁寫方式。6.12 答：80

8、88最大方式系統(tǒng)與存儲器讀寫操作有關(guān)的信號線有：地址總線，數(shù)據(jù)總線：，控制信號：。根據(jù)題目已知條件和74LS138譯碼器的功能，設(shè)計的板內(nèi)數(shù)據(jù)總線驅(qū)動電路如圖6.12（a）所示，板內(nèi)存儲器電路的連接電路圖如圖6.12 （b）所示。圖6.12（a）板內(nèi)數(shù)據(jù)總線驅(qū)動電路圖6.12 （b）板內(nèi)存儲器電路的連接圖6.13 答：Intel 2764的片容量為8KB，而題目給出的地址共32KB，說明有4個地址區(qū)重疊，即采用部分地址譯碼時，有2條高位地址線不參加譯碼（即不參加譯碼）。地址譯碼電路及2764與總線的連接如圖6.13所示。圖6.13地址譯碼電路及2764與總線的連接6.14 答：2K8的Inte

9、l 6116SRAM芯片有11個地址引腳，8個數(shù)據(jù)引腳，現(xiàn)形成4KB的存儲器，則需要兩塊6116的芯片進行字節(jié)擴展。2000H3FFFH有8KB，所以必定有地址重疊，應(yīng)該采用部分地址譯碼方式。根據(jù)地址范圍，A15A13必為001，A12與A11使用一個進行片選譯碼。在圖中A11沒有參與譯碼，當A15A11為00100或00101時會選中上面的6116芯片，所以上面6116芯片的地址范圍為：2000H2FFFH；當A15A11為00110或00111時會選中下面的6116芯片，所以下面6116芯片的地址范圍為：3000H3FFFH。6.15 答：（1）00000H01FFFH為8KB，03000

10、H03FFFH為4KB，所以需要6個4K4的ROM芯片，共3組。（2）6.16 答：（1）70000H7BFFFH有0C000H字節(jié)，即48KB，根據(jù)題圖，給出的SRAM芯片為16K8。所以需要3片存儲芯片；（2）3個芯片的地址范圍分別為：70000H73FFFH，74000H77FFFH，78000H7BFFFH；（3）6.17 答：程序如下：STARTADDR = 2000HCHECKNUM = 9000HCODE SEGMENT ASSUME CS:CODESTART: MOV AX,0 ;將數(shù)據(jù)段段地址寄存器DS設(shè)為0000H MOV DS,AX MOV BX,STARTADDR MO

11、V CX,CHECKNUM MOV DX,0 ;用DX來計出錯內(nèi)存單元的個數(shù) MOV SI,1000H ;用SI進行出錯字節(jié)單元地址存儲尋址XH: MOV AL,55H MOV BX,AL ;寫入 CMP BX,AL ;讀出，比較 JNZ ERROR MOV AL,0AAH MOV BX,AL CMP BX,AL JNZ ERROR JMP RIGHTERROR: INC DX ;出錯字節(jié)單元數(shù)增1 MOV SI,BX ;將出錯字節(jié)單元的地址存入1000H開始的緩沖區(qū) INC SI INC SI RIGHT: INC BX LOOP XH HLTCODE ENDSEND START6.18 答：73FFFH-70000H+1=4000H=16K。ntel 6264的片容量為8KB，RAM存儲區(qū)總?cè)萘繛?6KB，故需要2片6264。8086最小方式系統(tǒng)與存儲器讀寫操作有關(guān)的信號線有：地址總線，數(shù)據(jù)總線：，控制信號：。此SRAM電路與8086系統(tǒng)總線的連接圖如圖6.18所示。圖6.18 SRAM電路與8086系統(tǒng)總線