計(jì)算機(jī)測控系統(tǒng)02第二章計(jì)算機(jī)總線技術(shù)ppt課件

1、11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),1,第二章計(jì)算機(jī)總線技術(shù)Bus Technology of Computer,-計(jì)算機(jī)測控技術(shù)-,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),2,本章主要內(nèi)容,計(jì)算機(jī)總線的一般概述 計(jì)算機(jī)總線的體系結(jié)構(gòu) 內(nèi)部總線 外部總線 總線的未來,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),3,第一節(jié) Unit 1,計(jì)算機(jī)總線的一般概述 Introduction of Computer Bus,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),4,本節(jié)主要內(nèi)容,總線結(jié)構(gòu)連接 總線的分類 總線的模板化結(jié)構(gòu) 總線：一組進(jìn)行互連和傳輸信息的信號線。好比是連接計(jì)算機(jī)系

2、統(tǒng)各個(gè)部件之間的橋梁。 廣義上也將AGP(圖形加速端口)接口、USB(通用串行總線)接口等稱為AGP總線、USB總線。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),5,在計(jì)算機(jī)應(yīng)用系統(tǒng)內(nèi)部，有各種功能模塊：如I/O接口、A/D、D/A等，模塊之間要進(jìn)行信息交換；一般并行傳輸。 在不同獨(dú)立的應(yīng)用系統(tǒng)之間也要進(jìn)行信息交換；一般串行傳輸。 傳輸?shù)姆绞揭裱撤N原則： 插件的幾何尺寸應(yīng)相同； 插頭座的規(guī)格應(yīng)統(tǒng)一，針數(shù)相同； 插針的定義應(yīng)統(tǒng)一； 信號定義和工作時(shí)序應(yīng)相同 誕生了總線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),6,2-1 概述,總線的定義：一組公用線的集合，組成信息通道 規(guī)定了各引線

3、的信號、時(shí)序、電氣和機(jī)械特性 為計(jì)算機(jī)系統(tǒng)內(nèi)部各部件、各模塊之間或計(jì)算機(jī)各系統(tǒng)之間提供了標(biāo)準(zhǔn)的公共信息通路(起到橋梁作用) 符合某種總線的標(biāo)準(zhǔn) 實(shí)際上是計(jì)算機(jī)系統(tǒng)真正的核心 總線技術(shù) 通道控制功能、使用方法、仲裁方法和傳輸方式等 總線的標(biāo)準(zhǔn)、結(jié)構(gòu)不同，性能差異很大,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),7,總線標(biāo)準(zhǔn),計(jì)算機(jī)中使用的總線標(biāo)準(zhǔn)有二類： 1. IEC（國際電工委員會）和IEEE（美國電氣與電子工程師協(xié)會）制定的： S100、STD、MultiBus、VMESCSI總線等，其特點(diǎn)是通用性、兼容性、可擴(kuò)展性、適應(yīng)能力強(qiáng)，適用于各類CPU。大部分廠商都支持這些標(biāo)準(zhǔn) 2. 著名廠家如

4、IBM、Intel、Microsoft、Compaq、HP、Motorola、Apple等聯(lián)合推出的總線標(biāo)準(zhǔn)，成為事實(shí)上的國際標(biāo)準(zhǔn)，外圍設(shè)備提供商和兼容機(jī)廠家都遵循其標(biāo)準(zhǔn)。如IBMPC-XT、PC/AT/ISA總線等。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),8,總線標(biāo)準(zhǔn)的通用性,按某種總線標(biāo)準(zhǔn)設(shè)計(jì)的外圍接口設(shè)備適用于采用這種總線標(biāo)準(zhǔn)的任何系統(tǒng)； 進(jìn)行接口設(shè)計(jì)時(shí)，不用研究計(jì)算機(jī)系統(tǒng)的具體結(jié)構(gòu)和CPU的具體特性，只要按總線標(biāo)準(zhǔn)進(jìn)行接口設(shè)計(jì)即可。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),9,并行總線,并行總線分為計(jì)算機(jī)內(nèi)部和系統(tǒng)間二種 內(nèi)部總線采用三總線結(jié)構(gòu)（DB、AB、CB），數(shù)據(jù)傳

5、輸能力由DB寬度和時(shí)鐘決定，尋址范圍由AB決定，控制管理協(xié)調(diào)能力由CB決定。 系統(tǒng)間又稱為并行通訊總線，速度快，一般用于連接近距離（幾米）高速數(shù)據(jù)傳輸設(shè)備，一般為8位數(shù)據(jù)線和幾根握手線，并同時(shí)制定通訊協(xié)議。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),10,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),11,各類總線性能對比,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),12,2-1-1 總線結(jié)構(gòu)連接（1）,總線結(jié)構(gòu)連接示意圖,總線與總線接口一起便稱之為總線結(jié)構(gòu),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),13,2-1-1 總線結(jié)構(gòu)連接（2）,總線結(jié)構(gòu)連接的優(yōu)點(diǎn) 結(jié)構(gòu)由面向CPU變?yōu)槊嫦蚩?/p>

6、線 硬件、軟件模塊化設(shè)計(jì)與生產(chǎn) 結(jié)構(gòu)清晰, 便于靈活組態(tài)、擴(kuò)充、改進(jìn)與升級 符合同一總線標(biāo)準(zhǔn)的產(chǎn)品兼容性強(qiáng) 滿足用戶不同的需要,容易構(gòu)成各種用途的計(jì)算機(jī)應(yīng)用系統(tǒng),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),14,2-1-2 總線的分類（1）,根據(jù)總線的功能和應(yīng)用場合，總線有 內(nèi)部總線（Internal Bus) 用于計(jì)算機(jī)內(nèi)部模塊（板）之間通信 外部總線（External Bus)：又稱通訊總線 用于計(jì)算機(jī)之間或計(jì)算機(jī)與設(shè)備之間通信 根據(jù)總線的結(jié)構(gòu)，總線可分為 并行總線：每個(gè)信號都有自己的信號線 串行總線：所有信號復(fù)用一對信號線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),15,2-1-2

7、 總線的分類（2）,內(nèi)部總線：又稱系統(tǒng)總線或模板級總線 常用的有PC、STD、VME、MULTIBUS等 數(shù)據(jù)總線D：用于傳遞數(shù)據(jù)信息 地址總線A：用于傳遞地址信息 控制總線C：包括控制、時(shí)序和中斷信號線，用于傳遞 各種控制信息 電源總線P：向總線提供電源 外部總線 如：IEEE-488、RS-232C、RS-485等,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),16,2-1-2 總線的分類（3）,局部總線、系統(tǒng)總線、通信總線 局部總線-是在傳統(tǒng)的ISA/EISA總線和CPU總線之間增加的一級總線或管理層，這是因?yàn)镮SA/EISA已遠(yuǎn)遠(yuǎn)不能適應(yīng)系統(tǒng)高傳輸能力的要求，如PCI。 系統(tǒng)總線即內(nèi)部

8、總線 通信總線即外部總線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),17,2-1-2 總線的分類（4）,計(jì)算機(jī)內(nèi)部總線結(jié)構(gòu)示意圖,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),18,決定總線性能的因素,總線時(shí)鐘頻率(即總線工作頻率，單位MHz)； 總線寬度即數(shù)據(jù)總線的位數(shù)，單位為bit； 總線傳輸速率即總線帶寬，在總線上每秒鐘傳輸?shù)淖畲笞止?jié)數(shù)MB/s，每秒處理多少兆字節(jié)。 它們之間的相關(guān)計(jì)算公式： 傳輸速率=總線時(shí)鐘頻率*總線寬度/8,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),19,2-1-3 總線的模板化結(jié)構(gòu),模板化結(jié)構(gòu) 按功能劃分計(jì)算機(jī)的各個(gè)部件，并按總線標(biāo)準(zhǔn)設(shè)計(jì)成由總線連接的模板

9、結(jié)構(gòu)：CPU主板、RAM/ROM存儲板、A/D、D/A、DI、DO等 模板化結(jié)構(gòu)的優(yōu)點(diǎn) 增加計(jì)算機(jī)系統(tǒng)的通用性、靈活性、開放性、擴(kuò)展性和可靠性 為系統(tǒng)的維修提供了方便,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),20,第二節(jié) Unit 2,計(jì)算機(jī)總線的體系結(jié)構(gòu) Architectonics of Computer Bus,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),21,本節(jié)主要內(nèi)容,計(jì)算機(jī)技術(shù)的發(fā)展過程在一定意義上來說是總線技術(shù)的發(fā)展史，每一次新的主流總線技術(shù)的出現(xiàn)都給計(jì)算機(jī)帶來了全面的革新。 總線的體系結(jié)構(gòu) 總線的控制方式,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),22,2-2-1

10、 總線的體系結(jié)構(gòu)（1）,主控模塊（Master,主模塊) 可以控制總線并啟動數(shù)據(jù)傳送的任何模塊 受控模塊（Slave,從模塊) 能夠響應(yīng)總線主模塊發(fā)出命令的任何模塊 體系結(jié)構(gòu) 指由總線本身定義地址空間、數(shù)據(jù)長度、操作定時(shí)信號以及傳輸協(xié)議等，以保證CPU的性能得到充分發(fā)揮而與CPU無關(guān)。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),23,2-2-1 總線的體系結(jié)構(gòu)（2）,單總線體系結(jié)構(gòu)(Single Bus Architecture) 所有模塊都連到單一總線上，只有一個(gè)數(shù)據(jù)通路，僅適用于慢速的計(jì)算機(jī)。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),24,2-2-1 總線的體系結(jié)構(gòu)（3）,單總線

11、體系結(jié)構(gòu)(Single Bus Architecture),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),25,2-2-1 總線的體系結(jié)構(gòu)（4）,并發(fā)總線體系結(jié)構(gòu) (Concurrent Bus Architecture) 將存儲器和I/O 的數(shù)據(jù)通路分開，以解決CPU與存儲器、 I/O之間數(shù)據(jù)傳輸?shù)乃俣炔灰坏拿堋?11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),26,2-2-1 總線的體系結(jié)構(gòu)（5）,并發(fā)總線體系結(jié)構(gòu)(Concurrent Bus Architecture),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),27,2-2-1 總線的體系結(jié)構(gòu)（6）,帶cache的并發(fā)總線體系結(jié)構(gòu)

12、(Concurrent Bus Architecture With cache) 類似于并發(fā)總線體系結(jié)構(gòu)，只是在CPU和存儲器的數(shù)據(jù)通路上多了一個(gè)高速緩沖存儲器cache及cache控制器。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),28,2-2-1 總線的體系結(jié)構(gòu)（7）,帶cache的并發(fā)總線體系結(jié)構(gòu),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),29,2-2-2 總線的控制方式（1）,總線控制 總線上可以掛多個(gè)主模塊,但在同一時(shí)刻只能有一個(gè)主模塊控制總線； 對信息的傳送需要控制,以防止信息丟失。 總線控制線路包括總線判優(yōu)或仲裁邏輯、總線控制驅(qū)動器和中斷邏輯等。,11/20/2020,第

13、二章 計(jì)算機(jī)總線技術(shù),30,2-2-2 總線的控制方式（2）,用硬件進(jìn)行總線裁決（控制）的方式 串行鏈接式總線裁決 定時(shí)查詢方式 獨(dú)立請求式總線裁決,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),31,2-2-2 總線的控制方式（3）,串行鏈接式總線裁決,圖中，請求線是公共的，圖中部件0的優(yōu)先級最高。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),32,2-2-2 總線的控制方式（4）,定時(shí)查詢方式,這種方式中，優(yōu)先級可以用程序控制，靈活性較強(qiáng)。計(jì)數(shù)值有2種方式。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),33,2-2-2 總線的控制方式（5）,獨(dú)立請求式總線裁決,這種方式中，總線控制器根

14、據(jù)某種算法對同時(shí)來的請求進(jìn)行裁決。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),34,2-2-2 總線的控制方式（6）,總線裁決采用的主要算法 靜態(tài)優(yōu)先級算法（又稱作菊花鏈算法） 固定時(shí)間算法 動態(tài)優(yōu)先級算法 先來先服務(wù)算法,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),35,2-2-2 總線的控制方式（7）,總線的通信方式 (1)同步式通信(Synchronous Transfer) 數(shù)據(jù)的傳輸在一個(gè)共同的時(shí)鐘信號控制下進(jìn)行 優(yōu)點(diǎn)是模塊間的配合簡單一致, 缺點(diǎn)是對所有模塊都強(qiáng)求一致的同一時(shí)限, 設(shè)計(jì)缺乏靈活性 (2)異步式傳輸(Asynchronous Transfer) 利用數(shù)據(jù)發(fā)送部件

15、和接收部件之間的“握手(Handshaking)”信號線來實(shí)現(xiàn)總線數(shù)據(jù)傳送 可以實(shí)現(xiàn)不同速度的設(shè)備之間的數(shù)據(jù)傳送,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),36,第三節(jié) Unit 3,內(nèi)部總線 Internal Bus,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),37,本節(jié)主要內(nèi)容,STD總線 當(dāng)前主流總線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),38,STD總線,STD總線即Standard Bus，是一種規(guī)模最小，面向工業(yè)控制，設(shè)計(jì)周密的8位系統(tǒng)總線。 STD總線支持8位微處理器。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),39,2-3-1 STD總線（1）,STD總線的特

16、點(diǎn)： 56根并行總線，采用小模板結(jié)構(gòu), 尺寸為165114mm 模塊化的總體設(shè)計(jì)布局 開放式的系統(tǒng)結(jié)構(gòu) 擁有豐富的I/O功能 模板的小尺寸設(shè)計(jì), 減少沖擊和震動的影響,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),40,2-3-1 STD總線（2）,STD總線的信號分配 56根并行總線都有明確的定義，按功能可分為五大類 (1)邏輯電源線6根(引線16) (2)數(shù)據(jù)總線8根(引線714) (3)地址總線16根(引線1530) (4)控制總線22根(引線3152) (5)輔助電源線4根(引線5356),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),41,2-3-1 STD總線（3）,STD總線與存

17、儲器和I/O的連接 與存儲器的連接方法 總線低位地址A0A12直接連接到各存儲器芯片, 高位地址A13A15用來選片（可選64K基本存儲器，通過擴(kuò)展，可增至128K） 與I/O的連接 地址碼的低位字節(jié)連接到總線譯碼器, 形成選板信號和選口信號, 選通I/O端口工作（可選128個(gè)口，擴(kuò)展后可增至256個(gè)口）,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),42,2-3-2 主流總線與IPC機(jī),IPC機(jī)的優(yōu)點(diǎn) (1)IPC機(jī)與PC機(jī)的軟件完全兼容； (2)開放性的結(jié)構(gòu)和軟硬件標(biāo)準(zhǔn)的公開； (3)各類高性能I/O模板成熟, 性能價(jià)格比提高； (4) IPC機(jī)本身的性能指標(biāo)不斷提高,已能適應(yīng)工業(yè)環(huán)境的基

18、本要求； (5)通信與網(wǎng)絡(luò)技術(shù)的引入，便于通過網(wǎng)絡(luò)連接, 組成可靠性高、靈活性強(qiáng)的多級系統(tǒng)體系。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),43,2-3-2 主流總線的發(fā)展,PC系列總線 IBM公司 1981年推出基于8位機(jī)的PC/XT總線，PC總線 1984年推出基于16位機(jī)的PC/AT總線，AT總線 但從未公開過AT總線的技術(shù)規(guī)格 Intel公司、IEEE和EISA集團(tuán)聯(lián)合推出 與IBM/AT原裝機(jī)總線意義相近的ISA(Industry Standard Architecture)總線，即8/16位的“工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)”：數(shù)據(jù)傳輸率最高8MB/s, 尋址空間為224=16MB,11/20/

19、2020,第二章 計(jì)算機(jī)總線技術(shù),44,ISA總線,總線的元老 特點(diǎn)：CPU為唯一主模塊，插卡數(shù)量亦有限 缺少中樞寄存器，不能動態(tài)分配資源 已接近淘汰 但因許多老設(shè)備如聲卡、Modem等仍離不開它，故許多主板芯片依然提供對其的支持(如下頁的主板示意圖等),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),45,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),46,用到ISA總線的聲卡示意圖,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),47,過渡總線,MCA (Micro Channel Architecture) IBM提出的支持386的系統(tǒng)總線標(biāo)準(zhǔn)，數(shù)據(jù)寬度32位(支持4G的尋址能力)，傳輸率3

20、3MB/s，與ISA不兼容，技術(shù)未公開 EISA (Extended ISA) 總線 由Compaq、HP等九家公司在1988年推出的與MCA抗衡的總線，與ISA有良好的兼容性,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),48,PCI局部總線,PCI (Peripheral Component Interconnect) 現(xiàn)在是主板上最常見的插槽(如下頁圖示) 不依附于某個(gè)具體的處理器 結(jié)構(gòu)上是在CPU與原來的系統(tǒng)總線間插入的一級總線，具體由一個(gè)橋接電路實(shí)現(xiàn)對該層的管理；提供信號緩存，支持10種外設(shè) 數(shù)據(jù)總線32/64位，最大傳輸速率達(dá)132MB/s 可同時(shí)支持多組外圍設(shè)備,11/20/20

21、20,第二章 計(jì)算機(jī)總線技術(shù),49,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),50,采用PCI的顯卡,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),51,Compact PCI Compact PCI的意思是“堅(jiān)實(shí)的PCI”，是當(dāng)今第一個(gè)采用無源總線底板結(jié)構(gòu)的PCI系統(tǒng)，是PCI總線的電氣和軟件標(biāo)準(zhǔn)加歐式卡的工業(yè)組裝標(biāo)準(zhǔn)，是當(dāng)今最新的一種工業(yè)計(jì)算機(jī)標(biāo)準(zhǔn)。Compact PCI是在原來PCI總線基礎(chǔ)上改造而來，它利用PCI的優(yōu)點(diǎn)，提供滿足工業(yè)環(huán)境應(yīng)用要求的高性能核心系統(tǒng)，同時(shí)還考慮充分利用傳統(tǒng)的總線產(chǎn)品，如ISA、STD、VME或PC/104來擴(kuò)充系統(tǒng)的I/O和其他功能。,11/20/202

22、0,第二章 計(jì)算機(jī)總線技術(shù),52,PC/I04(1),專門為嵌入式控制而定義的工控總線 實(shí)質(zhì)上是一種緊湊型，小型化的 IEEE-P996. 其型號定義和PC/AT基本一致，但電氣和機(jī)械規(guī)范卻完全不同，是一種優(yōu)化的，小型堆棧式結(jié)構(gòu)的嵌入式控制系統(tǒng)。 PC/104總線產(chǎn)品軟件上與PC/AT完全兼容。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),53,PC/I04(2),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),54,PC/I04硬件特點(diǎn),小尺寸結(jié)構(gòu),標(biāo)準(zhǔn)模塊：96x90mm 堆棧式，“針”“孔”總線連接，即PC/104總線模塊之間總線的連接是通過上層的針和下層的孔相互咬合相連,有極好的抗震性

23、。 4mA總線驅(qū)動既可使模塊正常工作，低功耗，減少元件數(shù)量 自我堆棧式連接，無須母板,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),55,PC/I04版本,PC/104, 8位，16位分別與PC和PC/AT相對應(yīng) PC/104plus則與PCI總線相對應(yīng) 一個(gè)PC/104 CPU模塊則可以同時(shí)擁有PC/104和PC/104plus總線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),56,AGP 總線(1),AGP (Accelerated Graphics Port)更確切地說為圖形加速接口，是Intel公司推出的新一代圖形顯示卡專用數(shù)據(jù)通道，它只能安裝AGP的顯示卡。它將顯示卡同主板內(nèi)存芯片

24、組直接相連，大幅提高了電腦對3D圖形的處理速度，信號的傳送速率可以提高到533MB/s。AGP的工作頻率為66.6MHz，是現(xiàn)行PCI總線的一倍。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),57,AGP 總線(2),AGP顯示卡和內(nèi)存之間有一條高速的通道，它要直接使用系統(tǒng)內(nèi)存來處理圖像數(shù)據(jù)，不過寶貴的系統(tǒng)內(nèi)存就會被占用了?，F(xiàn)在的SLOT1主板、SUPER 7主板都提供了AGP接口。,AGP接口圖示,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),58,SLOT 1 主板,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),59,USB接口(1),USB (Universal Serial Bus)

25、是由個(gè)人電腦協(xié)會和電訊工業(yè)廠家(包括Compaq、IBM NEC、Microsoft等)共同開發(fā)的新一代的多媒體電腦的外設(shè)接口。 將不同的接口統(tǒng)一用一個(gè)4針標(biāo)準(zhǔn)插頭。 所有的USB外設(shè)利用“One-Size-Fits-All”連接器簡單方便地連接入計(jì)算機(jī)。,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),60,USB接口(2),使用新的、通用標(biāo)準(zhǔn)連接器，在計(jì)算機(jī)上添加設(shè)備時(shí)不必再打開機(jī)箱，安裝板卡，甚至都不必重新啟動，就可以使用新的設(shè)備，USB使您的計(jì)算機(jī)更易使用。,USB接口示意圖,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),61,USB接口(3),連結(jié)的設(shè)備數(shù) 一個(gè)USB最多可以連結(jié)127

26、個(gè)設(shè)備 傳輸速度 若是使用鼠標(biāo)或者鍵盤等不需要高速的設(shè)備時(shí)，它就采用1.5Mbps的傳輸速率 若是使用MODEM，音箱、打印機(jī)等需要高速傳輸數(shù)據(jù)的設(shè)備時(shí)，則采用12Mbps的同步傳輸速率(結(jié)點(diǎn)間距離5米)。 最新USB2.0標(biāo)準(zhǔn)的MAX傳輸率480Mbps.,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),62,USB采用四線電纜，其中兩根是用來傳送數(shù)據(jù)的串行通道，另兩根為下游設(shè)備提供電源 .,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),63,另外的一些總線,IEEE 1394總線 IDE總線 SCSI總線 AMR總線,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),64,第 四節(jié) Unit 4

27、,外部總線 External Bus,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),65,本節(jié)主要內(nèi)容,IEEE-488總線概述 IEEE-488總線的信號分配 RS-232C RS-422/485,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),66,2-4-1 IEEE-488總線概述（1）,IEEE-488是1970年由美國惠普公司開發(fā)的并行通訊總線,用來連接系統(tǒng)，如微計(jì)算機(jī)、數(shù)字電壓表、數(shù)碼顯示器等設(shè)備及其他儀器儀表均可用IEEE-488總線裝配起來。它按照位并行、字節(jié)串行雙向異步方式傳輸信號，連接方式為總線方式，儀器設(shè)備直接并聯(lián)于總線上而不需中介單元，但總線上最多可連接15臺設(shè)備。最大

28、傳輸距離為20米，信號傳輸速度一般為500KB/s，最大傳輸速度為1MB/s。 總線上連接的設(shè)備有三種，工作方式也有三種 聽者（“受話”方式）：同時(shí)可有多個(gè) 講者（“送話”方式）：每時(shí)只能有一個(gè) 控者（“控制”方式）：每時(shí)只能有一個(gè),11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),67,2-4-1 IEEE-488總線概述（2）,IEEE-488總線的連接示意圖,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),68,2-4-1 IEEE-488總線的信號分配（1）,IEEE-488共定義了24根線（其中8根地線） 數(shù)據(jù)總線DIO0 DIO8 數(shù)據(jù)傳送控制線 數(shù)據(jù)有效線DAV、未準(zhǔn)備好接受數(shù)據(jù)線NR

29、FD、未接受好數(shù)據(jù)線NDAC 接口管理總線 接口清除線IFC、服務(wù)請求線SQR、注意線ATN、結(jié)束或識別線EQI、遠(yuǎn)程允許REN,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),69,2-4-1 IEEE-488總線的信號分配（2）,使用IEEE-488的約定 數(shù)據(jù)傳輸率不得超過每秒1M字節(jié) 總線上的設(shè)備數(shù)不得多于15個(gè) 電纜總長度不超過20m，兩設(shè)備間不超過4m 采用負(fù)邏輯,11/20/2020,第二章 計(jì)算機(jī)總線技術(shù),70,2-4-2 RS-232C總線標(biāo)準(zhǔn)及應(yīng)用,RS-232C是美國電子工業(yè)協(xié)會EIA（Electronic Industry Association） 制定的一種串行物理接口

30、標(biāo)準(zhǔn)。RS是英文“推薦標(biāo)準(zhǔn)”的縮寫， 232為標(biāo)識號，C表示修改次數(shù)。RS-232-C總線標(biāo)準(zhǔn)設(shè)有25條信號 線，包括一個(gè)主通道和一個(gè)輔助通道，在多數(shù)情況下主要使用主 通道，對于一般雙工通信，僅需幾條信號線就可實(shí)現(xiàn)，如一條發(fā) 送線、一條接收線及一條地線。RS-232-C標(biāo)準(zhǔn)規(guī)定的數(shù)據(jù)傳輸速 率為每秒50、75、 100、150、300、600、1200、2400、4800、 9600、19200波特。RS-232-C標(biāo)準(zhǔn)規(guī)定，驅(qū)動器允許有2500pF的 電容負(fù)載，通信距離將受此電容限制，例如，采用150pF/m的通 信電纜時(shí)，最大通信距離為15m；若每米電纜的電容量減小，通信 距離可以增加。傳輸距離短的另一原因