數(shù)字電子技術(shù)試卷及答案

1、.一、填空題（每空1分，共20分）1.有一數(shù)碼10010011，作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù)（147），作為8421BCD碼時(shí)，它相當(dāng)于十進(jìn)制數(shù)（93）。2.三態(tài)門電路的輸出有高電平、低電平和（高阻）3種狀態(tài)。3TTL與非門多余的輸入端應(yīng)接（高電平或懸空）。 4TTL集成JK觸發(fā)器正常工作時(shí)，其和端應(yīng)接（高）電平。5. 已知某函數(shù)，該函數(shù)的反函數(shù)= 6. 如果對(duì)鍵盤上108個(gè)符號(hào)進(jìn)行二進(jìn)制編碼，則至少要（7）位二進(jìn)制數(shù)碼。7. 典型的TTL與非門電路使用的電路為電源電壓為（5）V，其輸出高電平為（3.6）V，輸出低電平為（0.35）V， CMOS電路的電源電壓為（3-18） V 。87

2、4LS138是3線8線譯碼器，譯碼為輸出低電平有效，若輸入為A2A1A0=110時(shí)，輸出 應(yīng)為（）。9將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì)16位為一個(gè)字節(jié)的ROM。該ROM有（11）根地址線，有（16）根數(shù)據(jù)讀出線。10. 兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為（100）位。11. 下圖所示電路中， Y1ABY1Y2Y3（AB）；Y2 （AB+AB）；Y3 （AB）。12. 某計(jì)數(shù)器的輸出波形如圖1所示，該計(jì)數(shù)器是（5）進(jìn)制計(jì)數(shù)器。13驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為（低）有效。1邏輯函數(shù)有四種表示方法，它們分別是（真值表、）、（邏輯圖式）、（邏輯表達(dá) ）

3、和（卡諾圖）。2將2004個(gè)“1”異或起來(lái)得到的結(jié)果是（0）。3由555定時(shí)器構(gòu)成的三種電路中，（施密特觸發(fā)器和單穩(wěn)態(tài)觸發(fā)器）是脈沖的整形電路。4TTL器件輸入腳懸空相當(dāng)于輸入（高）電平。5基本邏輯運(yùn)算有: （與 、或 、非）運(yùn)算。6采用四位比較器對(duì)兩個(gè)四位數(shù)比較時(shí)，先比較（最高）位。7觸發(fā)器按動(dòng)作特點(diǎn)可分為基本型、（同步型 、主從型）和邊沿型；8如果要把一寬脈沖變換為窄脈沖應(yīng)采用 （積分型單穩(wěn)態(tài)） 觸發(fā)器9目前我們所學(xué)的雙極型集成電路和單極型集成電路的典型電路分別是（TTL）電路和（CMOS）電路。10施密特觸發(fā)器有（兩）個(gè)穩(wěn)定狀態(tài).，多諧振蕩器有（ 0）個(gè)穩(wěn)定狀態(tài)。11數(shù)字系統(tǒng)按組成方式可

4、分為功能擴(kuò)展電路、功能綜合電路兩種；12兩二進(jìn)制數(shù)相加時(shí)，不考慮低位的進(jìn)位信號(hào)是 （半） 加器。13不僅考慮兩個(gè)本位（低位）相加，而且還考慮來(lái)自低位進(jìn)位相加的運(yùn)算電路，稱為全加器。14時(shí)序邏輯電路的輸出不僅和該時(shí)刻輸入變量的取值有關(guān)，而且還與該時(shí)刻電路所處的狀態(tài)有關(guān)。15計(jì)數(shù)器按CP脈沖的輸入方式可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。16觸發(fā)器根據(jù)邏輯功能的不同，可分為RS觸發(fā)器 ，T觸發(fā)器 ，JK觸發(fā)器 ，T觸發(fā)器，D觸發(fā)器等。17根據(jù)不同需要，在集成計(jì)數(shù)器芯片的基礎(chǔ)上，通過(guò)采用反饋歸零法，預(yù)置數(shù)法，進(jìn)位輸出置最小數(shù)法等方法可以實(shí)現(xiàn)任意進(jìn)制的技術(shù)器。184. 一個(gè) JK 觸發(fā)器有兩個(gè)穩(wěn)態(tài)，它可存儲(chǔ)一

5、位二進(jìn)制數(shù)。 19若將一個(gè)正弦波電壓信號(hào)轉(zhuǎn)換成同一頻率的矩形波，應(yīng)采用多諧振蕩器電路。20 把JK觸發(fā)器改成T觸發(fā)器的方法是J=K=T 。21N個(gè)觸發(fā)器組成的計(jì)數(shù)器最多可以組成 2n 進(jìn)制的計(jì)數(shù)器。22基本RS觸發(fā)器的約束條件是RS=0。23對(duì)于JK觸發(fā)器，若，則可完成 T 觸發(fā)器的邏輯功能；若，則可完成 D 觸發(fā)器的邏輯功能。二、單項(xiàng)選擇題（本大題共15小題，每小題2分，共30分）（在每小題列出的四個(gè)備選項(xiàng)中只有一個(gè)是最符合題目要求的，請(qǐng)將其代碼填寫在題后的括號(hào)內(nèi)。錯(cuò)選、多選或未選均無(wú)分。）1.函數(shù)F(A,B,C)=AB+BC+AC的最小項(xiàng)表達(dá)式為( ) 。AF(A,B,C)=m（0，2，4

6、） B. (A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4） D. F(A,B,C)=m（2，4，6，7）28線3線優(yōu)先編碼器的輸入為I0I7 ，當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，其輸出的值是（ ）。A111 B. 010 C. 000 D. 1013十六路數(shù)據(jù)選擇器的地址輸入（選擇控制）端有（ ）個(gè)。 A16 B.2 C.4 D.84. 有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入1011后，其串行輸入固定接0，在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是（ ）。 A. 1011-0110-1100-1000-0000 B. 1011-0101-0010-0001-0000 C.

7、1011-1100-1101-1110-1111 D. 1011-1010-1001-1000-01115已知74LS138譯碼器的輸入三個(gè)使能端（E1=1， E2A = E2B=0）時(shí)，地址碼A2A1A0=011，則輸出 Y7 Y0是( ) 。 A. B. C. D. 6. 一只四輸入端或非門，使其輸出為1的輸入變量取值組合有( )種。A15B8 C7D17. 隨機(jī)存取存儲(chǔ)器具有( )功能。A.讀/寫 B.無(wú)讀/寫 C.只讀 D.只寫8N個(gè)觸發(fā)器可以構(gòu)成最大計(jì)數(shù)長(zhǎng)度（進(jìn)制數(shù)）為( )的計(jì)數(shù)器。000001010011100101110111 A.N B.2N C.N2 D.2N9某計(jì)數(shù)器的狀

8、態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為( )A 八 B. 五 C. 四 D. 三10已知某觸發(fā)的特性表如下（A、B為觸發(fā)器的輸入）其輸出信號(hào)的邏輯表達(dá)式為( )。ABQn+1說(shuō)明00Qn保持010置0101置111Qn翻轉(zhuǎn)A Qn+1 A B. C. D. Qn+1 B11 有一個(gè)4位的D/A轉(zhuǎn)換器，設(shè)它的滿刻度輸出電壓為10V，當(dāng)輸入數(shù)字量為1101時(shí)，輸出電壓為（ ）。A 8.125V B.4V C. 6.25V D.9.375V12函數(shù)F=AB+BC，使F=1的輸入ABC組合為( )AABC=000BABC=010 CABC=101DABC=11013已知某電路的真值表如下，該電路的邏輯表達(dá)式為(

9、 )。A B. C DABCYABCY0000100000111011010011010111111114四個(gè)觸發(fā)器組成的環(huán)行計(jì)數(shù)器最多有( )個(gè)有效狀態(tài)。 A.4 B. 6 C. 8 D. 16 b 三、判斷說(shuō)明題（本大題共2小題，每小題5分，共10分）（判斷下列各題正誤，正確的在題后括號(hào)內(nèi)打“”，錯(cuò)誤的打“”。）1、邏輯變量的取值，比大。（X）2、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越?。?）。 3八路數(shù)據(jù)分配器的地址輸入（選擇控制）端有8個(gè)。（ X ）4、因?yàn)檫壿嫳磉_(dá)式A+B+AB=A+B成立，所以AB=0成立。（X ）5、利用反饋歸零法獲得N進(jìn)制計(jì)數(shù)器時(shí)，若為異步置零

10、方式，則狀態(tài)SN只是短暫的過(guò)渡狀態(tài)，不能穩(wěn)定而是立刻變?yōu)?狀態(tài)。（ ）6在時(shí)間和幅度上都斷續(xù)變化的信號(hào)是數(shù)字信號(hào)，語(yǔ)音信號(hào)不是數(shù)字信號(hào)。（ ）7.約束項(xiàng)就是邏輯函數(shù)中不允許出現(xiàn)的變量取值組合，用卡諾圖化簡(jiǎn)時(shí)，可將約束項(xiàng)當(dāng)作1，也可當(dāng)作 0。（ ）8時(shí)序電路不含有記憶功能的器件。（X ）9計(jì)數(shù)器除了能對(duì)輸入脈沖進(jìn)行計(jì)數(shù)，還能作為分頻器用。（ ）10優(yōu)先編碼器只對(duì)同時(shí)輸入的信號(hào)中的優(yōu)先級(jí)別最高的一個(gè)信號(hào)編碼. （ ）四、綜合題（共30分）1對(duì)下列Z函數(shù)要求：（1）列出真值表；（2）用卡諾圖化簡(jiǎn)；（3）畫出化簡(jiǎn)后的邏輯圖。（8分）Z= BC=0（）真值表 （2分） (2)卡諾圖化簡(jiǎn)（2分） A B

11、C10BCA010010111111 Z 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 0 0 1 1 0 1 1 1 1 0 0 1 1 1 (3) 表達(dá)式（2分） 邏輯圖（2分） =11ZCBA Z=AB+C BC=02試用3線8線譯碼器74LS138和門電路實(shí)現(xiàn)下列函數(shù)。（8分） Z（A、B、C）=AB+C STAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138CBA“1”&ZSTAY7Y5Y6Y4Y3Y2Y1Y0STCSTBA0A1A274LS138 解：Z（A、B、C）=AB+C=AB(C+)+C（B+）=ABC+AB+BC+C= m 1+ m

12、 3+ m 6+ m 7= （4分）374LS161是同步4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是幾進(jìn)制計(jì)數(shù)器，并畫出其狀態(tài)圖。（8分）74LS161邏輯功能表CTPCTTCPQ3 Q2 Q1 Q001CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”11101110101 0 0 0 0D3 D2 D1 D0Q3 Q2 Q1 Q0Q3 Q2 Q1 Q0 加法計(jì)數(shù)CR LD CTP CTT D3 D2 D1 D0Q3 Q2 Q1 Q0CO74LS161CPCP&“1”“1”“1”1當(dāng)74LS161從0000開始

13、順序計(jì)數(shù)到1010時(shí)，與非門輸出“0”，清零信號(hào)到來(lái)，異步清零。（2分）2該電路構(gòu)成同步十進(jìn)制加法計(jì)數(shù)器。（2分）00000001100110001010001101110010010101100100876542319103狀態(tài)圖（4分）4觸發(fā)器電路如下圖所示，試根據(jù)CP及輸入波形畫出輸出端Q1 、Q2 的波形。設(shè)各觸發(fā)器的初始狀態(tài)均為“0”（6分）。CPAQ1Q2二數(shù)制轉(zhuǎn)換（5分）：1、（）（3.2）（3.125）2、（）（10001111.11111111）（143.9960937）3、（）（11001.1011）（19.B）4、（）原碼（01011）反碼=(01011)補(bǔ)碼5、（）原碼（）反碼=()補(bǔ)碼三函數(shù)化簡(jiǎn)題：（5分）1、化簡(jiǎn)等式，給定約束條件為： ：解：1.利用摩根定律證明公式=+=BABABABA反演律（摩根定律）：2. 用卡諾圖化簡(jiǎn)函數(shù)為最簡(jiǎn)單的與或式（畫圖）。 化簡(jiǎn)得 四畫圖題：（5分）1試畫出下列觸發(fā)器的輸出波形 (設(shè)觸發(fā)器的初態(tài)為0)。 (12分) 1. 2.3.2已知輸入信號(hào)X，Y，Z的波形如圖3所示，試畫出的波形。 圖3 波形圖五分析題（30分）1、分析如圖所示組合邏輯電路的功能。解：1、寫出表達(dá)式2、畫出真值表3、當(dāng)輸入A、B、C中有2個(gè)或3