江蘇省大學生創(chuàng)新訓練計劃項目研究總結(jié)報告

1、附件3江蘇省大學生創(chuàng)新訓練計劃項目研究總結(jié)報告一、項目研究背景及意義20世紀集成電路的發(fā)展為數(shù)字音頻技術(shù)提供了良好的發(fā) 展空間，使數(shù)字音頻技術(shù)得到了迅猛的發(fā)展。隨著音頻處理技 術(shù)的發(fā)展，它們對音質(zhì)、體積、功耗和處理速度的要求越來越 苛刻，作為其分支之一的語音識別技術(shù)也得到了廣泛的應用。 但這種技術(shù)都還未達到令人滿意的程度，問題在于如何有效提 高識別準確率。而此時，隨著科技的發(fā)展，電子電路的設計正 逐漸擺脫傳統(tǒng)的設計模式，采用FPGA來設計電子電路正成為設 計的趨勢。這是因為采用 FPGA設計電子電路不僅開發(fā)時間短， 資金投入相對少，且可將電路板級產(chǎn)品集成為芯片級產(chǎn)品。從目前的情況來看，數(shù)字音頻

2、處理技術(shù)已經(jīng)逐漸取代模擬 音頻處理技術(shù)，并且得到了迅速的普及和發(fā)展。音頻處理的數(shù) 字化是利用數(shù)字濾波算法對采集到的音頻信號進行變換處理來 實現(xiàn)的。傳統(tǒng)的數(shù)字濾波器采用乘法和累加(MAC結(jié)構(gòu)，需要進行多次的乘法和加法運算。由于乘法器龐大的結(jié)構(gòu)，占用了 系統(tǒng)芯片上的大部分面積，耗費了大部分功率，使得音頻處理 系統(tǒng)在體積和處理速度上存在著不足，所以傳統(tǒng)的數(shù)字濾波器 不能很好地滿足現(xiàn)代音頻處理對體積小、功耗小、信號處理速 度高的要求。因此，通過 FPGA實現(xiàn)對數(shù)字音頻的處理，有著 重要的現(xiàn)實意義，能實現(xiàn)體積小、功耗低、高速度的要求。通 過數(shù)字音頻處理，把處理后的數(shù)據(jù)應用到語音識別，將對語音 識別的準確

3、率和速度產(chǎn)生積極的影響，使語音識別技術(shù)更廣泛 地應用到人們的生活中。對音頻信號進行數(shù)字處理的有關(guān)技術(shù)，包括模/數(shù)和數(shù)/模轉(zhuǎn)換、數(shù)據(jù)的傳輸、記錄、存儲、混合以及其他處理技術(shù)。與 音樂和語音有關(guān)的信號則是音頻信號的主要對象，這些信號需 要在處理過程中滿足高保真的要求，而通信技術(shù)中的語音處理 則需要滿足可懂度準則。數(shù)字音頻技術(shù)的主要優(yōu)點是能提高音 頻信號的質(zhì)量，增強抗干擾能力，而且數(shù)字音頻設備使用面廣， 適于大規(guī)模生產(chǎn)。二、課題人員分工三、課題研究方法、步驟利用FPGA開發(fā)板模塊，在硬件基礎上先編寫硬件電路測試 軟件，再利用模塊化設計思想編寫基于FPGA的嵌入式系統(tǒng)軟件。具體設計技術(shù)路線為：首先進行

4、開發(fā)方案的選擇，接下來 分別進入試驗設計、性能測試、改進和提高、總結(jié)階段。截至 2015年4月9日，我們實現(xiàn)了項目各個模塊的主要功能，完成了模塊連接以及最終成品的調(diào)試工作。項目實施按預期計劃進 行，并取得了較好的預期成果。 項目具體實施進展情況如下：2014年5月-9月：購買了 FPGA開發(fā)板及部分元器件、在 網(wǎng)上下載了包括用戶手冊、開發(fā)例程、視頻教程等多種資料， 并認真學習。確定了各軟件模塊功能，完成部分程序設計。主 要完成的工作有：1. 確定系統(tǒng)設計的具體方案，對方案的可行性進行了論證。 通過學習，熟練應用基于 ALTERA公司的FPGA芯片Cyclone II EP2C8Q208C的核心

5、板及Quartusll 開發(fā)軟件。2. 完成音頻信號實時采集、編解碼程序的設計。3. 使用VHDL編寫了音頻編解碼器的控制程序，通過 QuartusII搭建軟件模塊，并進行仿真。2014年10月-12月：通過Matlab/Simulink實現(xiàn)數(shù)字濾波器的設計與仿真，完成各模塊軟硬件聯(lián)調(diào)，對系統(tǒng)性能進行進 一步優(yōu)化。2015年1月-4月：在前期工作基礎上，根據(jù)所完成的軟件 系統(tǒng)，撰寫了一篇LMS自適應濾波器及 DSP-Builder實現(xiàn) 研究論文，并完成結(jié)題材料。四、課題研究的過程（實驗原理、過程）1.基于FPGA的音頻信號的數(shù)字化采集和重放音頻編解碼芯片需配合專用 CPU空制器方可實現(xiàn)音頻信號

6、 的數(shù)字化采集和重放等功能。 利用FPGA乍為語音芯片的控制芯 片，先用VHDL編制底層程序模塊及頂層程序模塊，然后將程序通過Quartus II 9.0進行編譯、仿真和下載，配置到FPGA芯片中，從而完成音頻信號的采集和音頻信號的實時重放，實現(xiàn) 音頻信號的實時數(shù)字化傳輸或存儲。語音信號采集和重放框圖如圖1所示，對于單聲道的音頻編解碼器而言，語音信號源提供相應的語音信號，通過語音PCM編碼芯片將模擬的語音信號轉(zhuǎn)換為數(shù)字信號形成PCM編碼格式，產(chǎn)生數(shù)據(jù)幀同步信號 FST位時鐘信號BCLKT為了保證數(shù) 字化傳輸?shù)耐?，需要?PCM編碼格式中加入同步頭。FPGA處 理數(shù)據(jù)，恢復位時鐘信號 BCLK

7、R幀同步信號FSR并去除所加 的同步頭。將數(shù)據(jù)發(fā)送給語音PCM編碼芯片實現(xiàn)語音信號實時重放。晶振存儲圖1語音信號采集和重放框圖2.LMS濾波器的原理與結(jié)構(gòu)(1)LMS濾波器的原理根據(jù)LMS算法構(gòu)成的自適應濾波器原理框圖如圖2所示由于誤差信號為參數(shù)可調(diào)線性濾波器的輸出與期望信號相 減的結(jié)果，自適應算法可以根據(jù)誤差信號自動控制參數(shù)可調(diào)線 性濾波器的參數(shù)，以實現(xiàn)自適應過程，算法決定了這個閉合反 饋環(huán)路的自適應過程所需的時間。LMS算法是基于最小均方誤差準則，在梯度法的基礎上， 通過改進均方誤差梯度的估計值計算方法，取單個誤差樣本平 方的梯度作為均方誤差梯度的估計值。采用橫向濾波器結(jié)構(gòu)， 該算法可用以

8、下一組迭代公式來表示，即y(n廠 WT(n)X(n)(1)e(n) = d(n) - y(n)(2)W(n 1) = W( n) 2e(n )X( n)(3)式中，W(n)是濾波器系數(shù)向量 W(n)w0(n)wi(n)J(n)T(l為濾 波器的階數(shù))，是依賴于輸入信號的加權(quán)矢量；X(n)是由輸入向量 X(n )十。(n)Xi(n) *( n)T ； WT(n)是 W(n)的轉(zhuǎn)置；為控制 算法的穩(wěn)定性和收斂性的步長因子。越大，則算法收斂越快，但收斂后的誤差信號也越大；越小，則算法收斂越慢，但收斂后的誤差信號也越小。因此，可以通過調(diào)整步長因子來改善 LMS算法的性能。要使該算法收斂，需滿足一定的收

9、斂條件。假設輸入信號為平穩(wěn)信號且與權(quán)系數(shù)向量相互獨立時，則應滿足0 -gx其中，max為輸入信號自相關(guān)矩陣 R的最大特征值。根據(jù)公式 可求出LMS濾波器結(jié)構(gòu)框圖如圖 3所示圖3 LMS濾波器算法框圖(2)用DSP-Builder實現(xiàn)LMS濾波器利用FPGA設計濾波器的流程為： 打開MATLAB軟件，打開 Simulink，建立MDL文件，調(diào)用DSP-Builder 模塊構(gòu)成所需要 設計算法的結(jié)構(gòu)模型，仿真成功后將 MDL文件轉(zhuǎn)換為HDL文件， 在ATLERA公司的QUARTU軟件中完成編譯并下載到FPGA中，從而完成整個設計。根據(jù)圖3的LMS濾波器結(jié)構(gòu)框圖，使用Matlab/Simulink和

10、Altera/DSP-Builder ，設計相應的LMS自適應濾波器。 本文 采用16階濾波器。LMS自適應濾波器的結(jié)構(gòu)模型如圖4到圖6所示，圖4為底層模塊，圖5為8個底層模塊級聯(lián)，圖 6為級 聯(lián)構(gòu)成的16階濾波器。圖4 LMS自適應濾波器的底層模塊圖5 8個底層模塊級聯(lián)圖6 16階LMS自適應濾波器3.仿真實驗及結(jié)果分析實驗1:在外部添加測試電路，如圖所示，采用正弦波信 號作為輸入并線性疊加高斯噪聲，用示波器觀測相應的濾波輸 出波形，通過改變步長因子得到不同的仿真結(jié)果，如圖6到圖9所示。Oil圖7仿真測試電路輸入信號輸入+噪聲濾波輸出誤差圖8卩=0.1仿真結(jié)果圖9卩=0.01仿真結(jié)果J輸入信

11、號輸入 +噪聲0-2濾波輸出誤差圖11卩=0.0001仿真結(jié)果根據(jù)圖8到圖11的各組波形圖，比較在4種不同步長因子 情況下的輸出波形，當卩=0.01和卩=0.001時，濾波器性能較 好。當卩=0.01時，收斂速度快，但誤差較大；當卩=0.001時， 誤差較小，但收斂速度慢。實驗2:采用實際的音頻信號附加正弦噪聲，模擬音頻嘯在圖12中，第一個波形為時間長度為15秒的音頻信號，第二個波形為疊加噪聲后的信號，第3個波形為濾波后輸出信號，第4個波形為誤差信號。記錄的是輸出數(shù)據(jù)與沒有混入噪 聲的源音頻數(shù)據(jù)的差距，可以清楚的看到在1秒左右的地方濾波器達到收斂狀態(tài)。在第 5個輸出的音頻波形中，可以觀察到 嘯

12、叫由強轉(zhuǎn)弱最后消失的過程。五、課題研究的結(jié)果（結(jié)論）本項目主要研究基于FPGA的數(shù)字音頻處理技術(shù)。選取Cyclone II EP2C8Q208C核心板作為設計平臺，研究音頻信號 采集、音頻信號編碼、音頻信號解碼、數(shù)字濾波、數(shù)字音頻存 儲技術(shù)等相關(guān)內(nèi)容。利用Quartusll編程實現(xiàn)對立體聲音頻編解碼器的控制，實現(xiàn)音頻信號采集、存儲和重放；同時通過Matlab/Simulink實現(xiàn)數(shù)字濾波器的設計與仿真取得如下研究成果：1. 基于FPGA的音頻處理軟件1套2. 研究論文1篇（已錄用）六、經(jīng)驗體會（與預期計劃相比，說明完成情況和存在問題， 經(jīng)驗教訓及自我評價等）作為該項目的主持人，本人全程參與了項

13、目的申報、研究 和結(jié)題工作。通過參與項目申報，提高了我文獻查找、閱讀總 結(jié)的能力，并且讓我接觸了專業(yè)最新的研究方向及研究內(nèi)容， 開闊了自己專業(yè)知識視野，豐富了專業(yè)知識。在項目申報資料 整理過程中，鍛煉了自己在項目研究方向、研究內(nèi)容及創(chuàng)新點 上的提煉能力，進一步明確了項目每個階段的目標和最終項目 成果，明白了創(chuàng)新的意義在于將新的知識應用于工程中，解決 實際問題。在項目實施過程中，我和我的項目成員緊緊圍繞研究內(nèi)容， 以現(xiàn)有的專業(yè)知識為基礎，對FPGA軟件的開發(fā)進行了深入學習。通過和項目組成員的不斷努力，我們按原計劃設計完成音 頻信號采集、音頻信號編碼、音頻信號解碼、數(shù)字濾波、數(shù)字 音頻存儲技術(shù)等相

14、關(guān)內(nèi)容，并利用Quartusll編程實現(xiàn)對立體聲音頻編解碼器的控制，實現(xiàn)音頻信號采集、存儲和重放；同 時通過Matlab/Simulink實現(xiàn)數(shù)字濾波器的設計與仿真以及LMS自適應濾波器及 DSP-Builder實現(xiàn)研究論文的撰寫工 作。經(jīng)過一年的鉆研和設計， 完成了以下成果：基于FPGA的音 頻處理軟件1套，研究論文1篇。與預期計劃相比，已基本實 現(xiàn)基于FPGA勺音頻處理系統(tǒng)的設計工作。通過參與本次基于 FPGA的音頻處理系統(tǒng)設計項目的設計 研發(fā)工作，我收獲頗多。創(chuàng)新需要知識的積累，在創(chuàng)新實踐中 產(chǎn)生的這種認識，促使課題組的學生充分利用課余時間，進書 店、上互聯(lián)網(wǎng)、到圖書館、請教學長，去獲取新的知識。我們 不僅體會到了理論知識的重要性，更體驗到了理論聯(lián)系實際的 重要性。在創(chuàng)新性實驗的過程中，學習的能力得到了提升。創(chuàng)新的 過程就是一個發(fā)現(xiàn)問題和解決問題的過程。面對一次又一次的 方案修改，我們通過組內(nèi)討論、查閱資料、調(diào)研思考、跨學科 交流，漸漸學會了如何全面地考慮問題、如何從多角