SDRAM在任意波形發(fā)生器中的應(yīng)用

1、SDRA M在任意波形發(fā)生器中的應(yīng)用摘要隨著任意波形發(fā)生器工作頻率的不斷提高，為了精確表達(dá)復(fù)雜信 號(hào)，使用SRAM作為波形存儲(chǔ)體已不能滿足容量上的要求。介紹了一種基于SDRAM的設(shè)計(jì)方案，能有效解決這一問(wèn)題。文中重點(diǎn)討論了一種簡(jiǎn)化SDRAM控制器的設(shè)計(jì)方法。關(guān)鍵詞任意波同步動(dòng)態(tài)存儲(chǔ)器可編程邏輯器件任意波形發(fā)生器在雷達(dá)、通信領(lǐng)域中發(fā)揮著重要作用，但目前任意波 形發(fā)生器大多使用靜態(tài)存儲(chǔ)器。這使得在任意波形發(fā)生器工作頻率不斷提高的情況下，波形的存儲(chǔ)深 度很難做得很大，從而不能精確地表達(dá)復(fù)雜信號(hào)。本文介紹的基于動(dòng)態(tài)存儲(chǔ)器SDRAM的設(shè)計(jì)能有效解決這一問(wèn)題, 并詳細(xì)討論了一種簡(jiǎn)化SDRAM控制器的設(shè)計(jì)方

2、法。1任意波形發(fā)生器的總體方案工作頻率、分辨率和存儲(chǔ)長(zhǎng)度是任意波形發(fā)生器最關(guān)鍵的三個(gè)性能參 數(shù)。高的工作頻率意味著高的輸出信號(hào)頻率和帶寬，高的分辨率通常意味 著高的信噪比，而存儲(chǔ)長(zhǎng)度決定了信號(hào)的精確程度。F面介紹的方案是筆者實(shí)際幵發(fā)的一款任意波形發(fā)生器/卡如圖1所示，它的工作頻率為3 0 0 MHz，分辨率為14位，存儲(chǔ)長(zhǎng)度為8M字，現(xiàn)已得到了廣泛地應(yīng)用。該電路主要有兩種工作狀態(tài)寫(xiě)數(shù)據(jù)狀態(tài)和讀數(shù)據(jù)狀態(tài)。面簡(jiǎn)單描述其工作過(guò)程。寫(xiě)數(shù)據(jù)狀態(tài)CPU根據(jù)所要設(shè)計(jì)的波形計(jì)算波形數(shù)據(jù)，并轉(zhuǎn)換成14 位的無(wú)符號(hào)數(shù)；打幵總線幵關(guān)，屏蔽FIFO操作，在SDRAM控制器 的配合下，將波形數(shù)據(jù)通過(guò)接口電路交替寫(xiě)入SD

3、RAM 1和SDRAM2中，即SDRAM 1中依次存放數(shù)據(jù)0,2 ,4 ,6.;SDRAM2中依次存放數(shù)據(jù)1,3 , 5 , 7.如表1所示。表 1 中的數(shù)據(jù)存放格式地址 12001123245讀數(shù)據(jù)狀態(tài)幵啟FIFO通道，關(guān)閉總線幵關(guān)以斷幵SDRAM與CPU之間的數(shù)據(jù)連接；在SDRAM控制器的控制下，將SDRAM1/ 2中的數(shù)據(jù)同時(shí)并行讀出；經(jīng)過(guò)FIFO的緩沖得到連續(xù)的數(shù)據(jù)流，再經(jīng) 3 2位向16位的并串轉(zhuǎn)換，將數(shù)據(jù)速率提升2倍后，供給DAC進(jìn)行數(shù)-模轉(zhuǎn)換，即可得到所編輯的信號(hào)。圖1中用兩片SDRAM并行工作，是因單片SDRAM不可能提供3 0 0 MS PS的數(shù)據(jù)流。實(shí)際使用的器件是K4S6

4、41632C-TC60,工作時(shí)鐘為16 6MHz。FIFO緩存SDRAM的輸出數(shù)據(jù)，將突發(fā)數(shù)據(jù)流轉(zhuǎn)換成連續(xù)數(shù)據(jù)流，使得在SDRAM處于刷新?tīng)顟B(tài)時(shí)，仍能維持正常的數(shù)據(jù)輸出。實(shí)際使用的器件是兩片并行工作的IDT72V2 63L6 PF，寫(xiě)入時(shí)鐘為16 6MHz，讀出時(shí)鐘為150MHz。并串轉(zhuǎn)換的作用是提升數(shù)據(jù)的速率，在DAC器件內(nèi)部完成，筆者采 用具有良好動(dòng)態(tài)性能的AD9755AST。CPU及控制接口是一個(gè)基于PC的ISA設(shè)備，可改進(jìn)為PCI設(shè)備；時(shí)鐘電路用來(lái)產(chǎn)生16 6MHz和15 0MHz的同步時(shí)鐘。F面重點(diǎn)研究SDRAM控制器的設(shè)計(jì)，它是本系統(tǒng)的主要特色之一。2SDRAM控制器的設(shè)計(jì)2.1S

5、DRAM的主要特點(diǎn)與靜態(tài)存儲(chǔ)器SRAM相比，SDRAM的容量大通常是幾倍至幾十倍的關(guān)系；與DDRSDRAM或RDRAM相比，它的控制又相對(duì)簡(jiǎn)單, 因而它依然是大容量存儲(chǔ)器工程項(xiàng)目的良好選擇。F面描述的幾個(gè)重要基本概念反映了它的主要特點(diǎn)。行列地址SDRAM的地址是行列復(fù)用的，此舉有效減少了芯片的引 腳。預(yù)充電讀寫(xiě)操作只對(duì)預(yù)充電過(guò)的行有效。也就是說(shuō)，在數(shù)據(jù)讀寫(xiě)操作跨行時(shí)，需要先進(jìn)行至少一次的預(yù)充電操 作。自動(dòng)刷新眾所周知，只要是動(dòng)態(tài)RAM，就存在刷新問(wèn)題，SDRAM也不例外。通常每隔6 4ms需要將所有存儲(chǔ)單元刷新一遍。自刷新當(dāng)需要保留芯片內(nèi)的數(shù)據(jù)，而暫時(shí)又不需要操作時(shí)，可以設(shè)置 芯片進(jìn)入自刷新?tīng)?/p>

6、態(tài)。工作模式寄存器控制SDRAM工作方式的寄存器。2.2SDRAM的狀態(tài)流程SDRAM的完整狀態(tài)機(jī)由17個(gè)狀態(tài)構(gòu)成，且狀態(tài)轉(zhuǎn)移是非隨機(jī)的如圖2所示。正是如此眾多的狀態(tài)及其復(fù)雜的轉(zhuǎn)換關(guān)系，導(dǎo)致SDRAM的控制較 為復(fù)雜。需要特別說(shuō)明的是，SDRAM的狀態(tài)轉(zhuǎn)移有自動(dòng)轉(zhuǎn)移與人工轉(zhuǎn)移之 分圖2中以粗細(xì)箭頭加以區(qū)別。自動(dòng)轉(zhuǎn)移在當(dāng)前狀態(tài)結(jié)束后立即進(jìn)入下一個(gè)狀態(tài)；而人工轉(zhuǎn)移在當(dāng)前態(tài)結(jié)束后即停留在當(dāng)前狀態(tài)，只有一條當(dāng)前狀態(tài)允許的命令才能進(jìn)入 下一個(gè)狀態(tài)?？梢韵胂?，自行設(shè)計(jì)如此復(fù)雜的控制流程絕非易事。值得慶幸的是，在大多數(shù)應(yīng)用中并不需要完備的狀態(tài)機(jī)。F面討論一種簡(jiǎn)化的SDRAM狀態(tài)機(jī)。2.3簡(jiǎn)化的狀態(tài)流程根據(jù)任

7、意波形發(fā)生器的特點(diǎn)，對(duì)SDRAM的功能進(jìn)行了以下簡(jiǎn)化1省略隨機(jī)存取功能，固定為順序讀寫(xiě);2省略待機(jī)、自刷新、普通讀/寫(xiě)功能;3省略所有的掛起功能;4工作模式固定為突發(fā)式讀、單個(gè)式寫(xiě);5數(shù)據(jù)延時(shí)固定為3個(gè)時(shí)鐘周期;6刷新模式只使用自動(dòng)刷新方式，器件空閑時(shí)即處于連續(xù)的自動(dòng)刷新?tīng)顟B(tài);7器件僅在上電后進(jìn)行一次初始化，不能改變工作模式;8突發(fā)方式固定為順序方式，突發(fā)長(zhǎng)度固定為整頁(yè);9只使用帶預(yù)充電的讀/寫(xiě)指令；在每次讀/寫(xiě)操作完成后，即啟動(dòng)一個(gè)自動(dòng)刷新周期。經(jīng)過(guò)以上簡(jiǎn)化的狀態(tài)機(jī)如圖3所示。2.4SDRAM控制器的EPLD實(shí)現(xiàn)為了實(shí)現(xiàn)上述簡(jiǎn)化的SDRAM控制功能，采用一片ALTERA公 司生產(chǎn)的EPLD器件MAX7256ATC1446。圖4是任意波形發(fā)生器SDRAM控制流示意圖。由于具體編程要涉及許多細(xì)節(jié)問(wèn)題，在此不做贅述，其主要功能如下1通過(guò)ISA總線，實(shí)現(xiàn)與CPU的接口，接收波形數(shù)據(jù)和讀命令;2上電自動(dòng)初始化;3生成2 3位8M字存儲(chǔ)器空間的線性地址，并按行列復(fù)用的方式輸出;4生成SDRAM的控制信號(hào)，完成讀、寫(xiě)和自動(dòng)刷新功能;5控制FIFO，以解決SDRAM刷新和波形長(zhǎng)