USB接口內(nèi)部結(jié)構(gòu)_IC

1、USB接口電路 OE SPEED VMQFSEO VPO D+ RCV 二 VP VM 1、USB1.1協(xié)議對IO 口直流特性的要求: Input Levels: High (driven) VlH Mole 氏 Section 7.1 4 2.0 V Hign (noaiing) VIH- rjoie 4d Gerton i 1 4 27 36 V LOW VIL Note 4, Sectton 7.1 d V Differential Input Senstwty Vdi I3HD); Figure 7-9; Note 4 0.2 V Differential Common Mede Ra

2、nge VOW Includes Va range； Figure 7-9; Note 4 o.a 25 V Output Levels: lew VOL Nnre 4 茂 section i i 00 3 V Hign(Dn/en VOH Note 1 T r j .nRch； ” w26.t u 7： : : | 2CJ1 I =40曲n a：i . 400n 1rwers：l ni; T * ro . . MpchJrr pmdsJv ro :l=350,0n -? ”3 工 011 I=4!0n ifrigcrs:T 卜1 rrpch3 :F出刪訓 |=43Cn prnoe t in

3、口導目：1 rn： RAD rifts-127.53 m：l., aumL=7.7liJ SumW=42G.0n nmoH37 firiaensJ ：1 l =33 國 u 上圖中下半部分是輸出驅(qū)動管，上半部分是Floating N-well結(jié)構(gòu)，其工作原理是：當PAD 點輸入電壓超過 3.3+Vth時，M191和M192管子會反向?qū)?，?M193管子截止，此時節(jié) 點F_Nwell就會跟隨PAD點的電壓變化，與此同時，M194管子也會導通，是 A節(jié)點的電 壓與PAD點的一樣，保證了輸出驅(qū)動管子M188的截止；但 PAD電壓小于3.3v，N-well又 偏置在3.3v，所以該結(jié)構(gòu)具有耐高壓的作

4、用。 2輸出電路： 由于芯片內(nèi)部的core voltage是1.8v輸出的電平是3.3v，故10電路采用了一種差動級聯(lián)邏 輯（DCVSL ）設計的結(jié)構(gòu)作為電平轉(zhuǎn)換，其結(jié)構(gòu)如下： IN *1 ? rpc.h3： fV；2u fin* E： K181 w=10u p w=10u h = Ta Tdelay_min=7.2034ns。 PAD 的上升時間：T_rise_min=4.615ns T_rise_max=4.8167ns 下降時間：T_fall_mi n=4.523ns T_fall_max=4.5845ns SS工藝角： G-fdpriC, 艸1M 芯片核心輸入 I 至U PAD 的延時

5、為 Tdelay_max = 8.2737ns ; Tdelay_min=8.091 ns。 PAD 的上升時間：T_rise_min=5.1581 ns T_rise_max=5.4275ns 下降時間：T_fall_mi n=4.5317 ns T_fall_max=4.5603ns FF工藝角： G-idpriO 芯片核心輸入 I 至U PAD 的延時為 Tdelay_max = 6.4762ns ; Tdelay_min=6.4488ns。 PAD 的上升時間：T_rise_min=4.2995ns T_rise_max=4.3308ns 下降時間：T_fall_mi n=4.5816

6、 ns T_fall_max=4.6021 ns SF工藝角： Q-idprM 艸1M 芯片核心輸入 I 至U PAD 的延時為 Tdelay_max = 7.1599ns ; Tdelay_min=7.0748ns。 PAD 的上升時間：T_rise_min=4.4384ns T_rise_max=4.7419ns 下降時間：T_fall_mi n=4.8384ns T_fall_max=4.8806ns FS工藝角： 芯片核心輸入 I 至U PAD 的延時為 Tdelay_max = 7.5038ns ; Tdelay_min=7.3721 ns 。 PAD的上升時間： T_rise_mi

7、 n=4.8061 ns T_rise_max=5.0495ns 下降時間： T fall min=4.2686ns T fall max=4.2886ns 三態(tài)輸出（OEN為高電平） G-tiapn? 由上圖可以看出輸出 PAD不隨輸入I變化，表現(xiàn)為三態(tài)。 輸入狀態(tài)： 正常3.3v輸入： Vpad Vc Voen Vi 輸入 PAD 到輸出 C 的延時：Tdelay_max = 1.6142ns ; Tdelay_min=1.4832ns。 5v輸入: 由上圖中Vpad Vc曲線可以看出在輸入達到 5v時10電路還是可以工作的。 不同負載下輸出延時情況：（TT工藝角下） 掃描電容值從 50p

8、F到150pF延時在7.20349.608ns。 三、對模擬乘法器進行分析： CMOS模擬乘法器的工作原理有三種：（1）基于MOS管在飽和區(qū)工作時的平方法則； （2）基于三極管在線性區(qū)工作時的電流電壓法則；（3）采用Gillbert單元實現(xiàn)的模擬乘法 器。 主要對師兄論文中得基于MOS管在飽和區(qū)工作時的平方法則進行仿真分析： 電流模式的乘法/除法器原理框圖: out out 由式錯誤!未找到引用源。 可以看出，lx、ly為電路的輸入電流，Iz保持為常數(shù)時，電路可 以實現(xiàn)一個電流模式乘法器，當Iz為輸入電流，lx、ly任意一個為輸入電流，而另外一個 保持為常數(shù)時，可以得到一個電流模式除法器。因此

9、，該電路在拓撲結(jié)構(gòu)和元件參數(shù)保持不 變的情況下，通過對輸入、輸出信號的選擇，可以實現(xiàn)模擬乘法器和除法器。 Y 圖1跨導線性環(huán)電路 根據(jù)上述分析，要實現(xiàn)一個電流模式的乘法/除法器，必須設計一個電流模式的平方根電路 和平方/除法電路。根據(jù)圖 4.10所示的跨導線性環(huán)電路，可以得到： VGSVGS cwccw 當場效應管工作在飽和區(qū)，且忽略所有的2階效應時，場效應管的漏極電流可以表示為: lD 2(Vgs Vth )2 VgsVth 將錯誤！未找到引用源。 代入錯誤！未找到引用源。，即: 設場效應管 Ma、Mb、Me、Md參數(shù)完全匹配并且忽略所有的 用源。式，可以得到圖 4.10中MOS的漏極電流關

10、系： 2階效應，由錯誤！未找到引 如果加入到線性環(huán)的電流lw為: 1 lw 2lc 2(la lb) 則： 即實現(xiàn)了一個電流模式的平方根電路。為了使lc=ld及錯誤！未找到引用源。式成立，給跨導 線性環(huán)中的MOS管加入直流偏置，整體的平方根實現(xiàn)電路如下圖所示： Vbioil Mio Mi Upch M2 M7 M8 M9 I M20 M5 歸5：1M Iw 1:0.5 M3 Mii M 16* Ia + I b 2 M12 Ib M13 FMl7 Mi8 卒” M14號Ml5*=|hT B Id l: Ib 1 M19 Ic 圖2電流模式平方根電路 上圖中，M4、M5的溝道寬度為其它 MOS管

11、的一半，則lw=0.5lb , Id=0.5Ia。對圖中的節(jié) 點A列基爾霍夫電流方程，可以求出lc=ld ;同樣對電路中節(jié)點 B列基爾霍夫電流方程，可 知錯誤！未找到引用源。式成立。由此可知上圖的電路可以實現(xiàn)一個電流模式平方根運算電 路。 從錯誤！未找到引用源。 式可知，如果Iw為輸入電流，la、Ib中任意一個為輸入電流，另一 個為輸出電流，則 錯誤！未找到引用源。 也可以實現(xiàn)一個電流模式的平方 /除法電路。只需要 將圖2的電路稍加變動，就可以得到電流模式平方 /除法電路。如圖 3所示，Iw、Ib為輸入 信號，la為輸出信號。其輸出電流的表達式為: I a I 2 w Ib 結(jié)合平方根和平方/除法電路就可以實現(xiàn)一個電流模式的乘法/除法的電路。 4有源衰減器： 由于上述的乘法器輸入電壓的范圍都受到限制，故可以采用在輸入加入一個有源衰減器來擴 大輸入的范圍，具體的實現(xiàn)電路如下： 有源衰減器的電路圖如圖4.15所示。通過兩個制作在不同阱里的工作在不同狀態(tài)下的P管 （M1和M2 ）來調(diào)節(jié)漏電流，并通過兩只管子的寬長比對電壓進行幅度的改變。Vx處的電 壓可以由以下公式得到： Vdd ) Vdd 度在0.2%范圍內(nèi)。（師兄原來的尺寸是 6/1我設置的尺寸是12/2） 以上是上學期所做的一些總結(jié)。 下學期一些工作安排: 平方根電路仿真出來的精度可以達到要求，但是組成乘法/