認知無線電終端的改進設(shè)計與實現(xiàn)及OFDM峰均比抑制算法的研究碩士論文

1、認知無線電終端的改進設(shè)計與實現(xiàn)及ofdm峰均比抑制算法的研究improved design and implementation of cognitive radio terminals and research on algorithm reducing papr of ofdma thesis submitted toxian jiaotong universityin partial fulfillment of the requirementsfor the degree ofmaster of engineering sciencebyjunping luo(information

2、and communication engineering)supervisor: associate prof. xinmin luomay 2008論文題目：認知無線電終端的改進設(shè)計與實現(xiàn)及ofdm峰均比抑制算法的研究學(xué)科專業(yè)：信息與通信工程申請人：羅俊平指導(dǎo)教師：羅新民 副教授摘 要 本研究得到國家高技術(shù)研究發(fā)展“863計劃”資助項目(2005aa123910)；陜西省科技攻關(guān)計劃項目(2005k04-g11)；陜西省自然科學(xué)基金資助項目(2006f41)資助。認知無線電(cognitive radio, cr)是一種用于提高無線通信頻譜資源利用率的智能技術(shù)，為解決當(dāng)前效率低下的頻譜管理

3、方式與不斷增長的頻譜資源需求之間的矛盾提供了一種新的途徑。目前對cr的研究才剛剛起步，為了消除爭議，驗證cr理論，為cr的研究以及標準的確立提供參考，本課題組設(shè)計了一套基于軟件定義無線電架構(gòu)的的標準化、模塊化通用cr實驗系統(tǒng)。本文的主要工作是cr實驗系統(tǒng)終端的硬件和軟件框架設(shè)計與實現(xiàn)以及對降低cr實驗系統(tǒng)終端發(fā)送信號峰均比算法的研究。論文首先介紹cr實驗系統(tǒng)終端硬件的設(shè)計與實現(xiàn)。提出基帶處理母板和中頻子板、控制子板分離的結(jié)構(gòu)設(shè)計方案，針對基帶處理母板提出3dsp+fpga的硬件架構(gòu)，為實驗系統(tǒng)提供強大的基帶計算能力，并且設(shè)計了中頻子板和基帶處理母板高速通信擴展插槽，有效的提高了實驗系統(tǒng)的數(shù)據(jù)傳

4、輸速率。接著論文介紹cr實驗系統(tǒng)終端軟件框架設(shè)計與實現(xiàn)。在發(fā)送和接收dsp中基于dsp/bios設(shè)計了實時多任務(wù)系統(tǒng)程序框架，較好地滿足了各個算法任務(wù)的執(zhí)行時序和實時性要求，提高了dsp的cpu工作效率。論文隨后針對cr實驗系統(tǒng)終端發(fā)送信號峰均比過高導(dǎo)致誤碼上升的問題提出一種新的改進限幅算法并成功應(yīng)用于cr實驗系統(tǒng)，有效的降低了發(fā)送信號峰均比，提高了系統(tǒng)誤碼性能。論文中設(shè)計的cr實驗系統(tǒng)終端軟、硬件均已實現(xiàn)并調(diào)試成功，文中最后給出了調(diào)試結(jié)果。基于實驗系統(tǒng)終端的組網(wǎng)實驗以及認知無線電算法驗證實驗正在逐步開展，基本實現(xiàn)了cr實驗系統(tǒng)終端的設(shè)計目標。關(guān) 鍵 詞：認知無線電，cr實驗系統(tǒng)終端，ofdm

5、峰均比，改進限幅算法論文類型：應(yīng)用研究title: improved design and implementation of cognitive radio terminals and research on algorithm reducing papr of ofdmspeciality:information and communication engineeringapplicant:junping luosupervisor:associate prof. xinmin luoabstract funded by: “the national high technology res

6、earch and development program of china(863 program, no.2005aa123910)”, “the science and technology plan foundation of shaanxi province” (no.2005k04-g11) and “the natural science fundation of shaanxi province(no.2006f41)”.cognitive radio is an intelligent technology used to improve the utilization of

7、 spectrum resource. it provides a novel solution for the contradiction between the inefficiency of spectrum management and the growing demand for spectrum resource. the research of cr has just begun. so a standardized and modular cr expermental system is designed by our project team in order to prop

8、ose remarkable academic achivements and standards of cr. this thesis mainly focuses on design and implementation of hardware and software of cr terminals and the research on reducing papr of cr terminals.the thesis firstly presents the design and implementation of hardware of cr terminals. a novel h

9、ardware architecture of 3dsp+fpga is proposed to provide a powerful base-band digital signal processing ability. a high-speed expanding slot connecting the base-band board and the if boards is proposed to increase the data rate of cr expermental system. then the thesis secondly presents the design a

10、nd implementation of software framework of cr terminals. a realtime multi-task software framework based on dsp/bios is proposed to improve the efficiency of dsp and meet the requirement of timing of all algorithms. finally, a novel improved clipping algorithm is presented and implemented in cr termi

11、nals in order to solve the problem caused by high papr of transmitting signals. this algorithm has reduced papr efficiently and improved the ber performance of cr expermental system.the hardware and software of cr terminal presented in this thesis are already implemented and debugged. the results of

12、 debugging are presented at the last of the thesis. now a new expermental network and correlative algorithms are being developing based on the cr terminals.key words: cognitive radio; cr terminal; papr of ofdm; improved clipping algorithmtype of thesis: applied research目 錄1 緒論11.1 認知無線電研究現(xiàn)狀11.2 課題背景

13、及認知無線電實驗系統(tǒng)概述21.3 論文的主要工作和內(nèi)容安排52 認知無線電實驗系統(tǒng)終端的硬件設(shè)計與實現(xiàn)72.1 基于軟件定義無線電的實驗系統(tǒng)終端硬件架構(gòu)設(shè)計72.2 基帶處理母板硬件電路設(shè)計與實現(xiàn)82.2.1 主要芯片選型分析92.2.2 硬件接口設(shè)計92.2.3 硬件電路實現(xiàn)132.3 中頻子板電路設(shè)計與實現(xiàn)212.3.1 中頻發(fā)送子板212.3.2 中頻接收/檢測子板242.4 射頻模塊選型282.5 本章小結(jié)283 認知無線電實驗系統(tǒng)終端軟件框架設(shè)計與實現(xiàn)293.1 認知無線電實驗系統(tǒng)終端算法任務(wù)流程293.2 基帶算法任務(wù)分配293.3 dsp算法流程設(shè)計323.4 基于dsp/bio

14、s的多任務(wù)程序框架設(shè)計343.4.1 實時多任務(wù)系統(tǒng)及dsp/bios簡介343.4.2 基于dsp/bios的程序設(shè)計方法363.4.3 發(fā)送dsp實時多任務(wù)程序框架設(shè)計363.4.4 接收dsp實時多任務(wù)程序框架設(shè)計393.5 本章小結(jié)424 認知無線電實驗系統(tǒng)降低信號峰均功率比算法的研究與實現(xiàn)434.1 ofdm傳輸技術(shù)的峰均功率比問題434.1.1 峰均功率比定義434.1.2 ofdm信號峰均功率比統(tǒng)計規(guī)律444.2 高峰均功率比對認知無線電系統(tǒng)造成的影響454.3 常見的降低信號峰均功率比算法比較474.3.1 信號預(yù)畸變技術(shù)474.3.2 編碼類技術(shù)484.3.3 概率類技術(shù)48

15、4.4 改進限幅濾波算法降低ofdm信號峰均功率比494.4.1 限幅算法思想494.4.2 改進限幅算法504.4.3 改進限幅算法參數(shù)的選擇524.4.4 改進限幅算法仿真結(jié)果534.5 改進限幅算法在認知無線電實驗系統(tǒng)中的實現(xiàn)544.6 本章小結(jié)565 認知無線電終端的硬件和軟件框架測試575.1 認知無線電實驗系統(tǒng)終端硬件測試575.1.1 電源模塊測試575.1.2 時鐘信號測試595.1.3 高速數(shù)字信號傳輸?shù)男盘柾暾詼y試615.2 認知無線電實驗系統(tǒng)軟件框架測試625.2.1 底層硬件配置測試625.2.2 各算法模塊間的接口測試635.2.3 任務(wù)時序和算法實時性測試645.

16、3 本章小結(jié)646 結(jié)論與展望656.1 工作總結(jié)656.2 后續(xù)工作及展望65致 謝66參考文獻67附 錄 認知無線電實驗系統(tǒng)終端實物圖69攻讀學(xué)位期間取得的研究成果70聲明contents1 preface11.1 reasearch status of cognitive radio11.2 thesis background and brief introduction of cr experimental system21.3 main work and the arrangement of contents52 design and implementation of hardwa

17、re in cr terminals72.1 design of hardware framework based on sdf72.2 circuit design of the base band processing board82.2.1 selection of the key devices92.2.2 circuit design of interface92.2.3 circuit implementation132.3 circuit design and implementation of the if boards212.3.1 if transmitter board2

18、12.3.2 if receiver board242.4 selection of radio-frequency module282.5 brief summary283 design and implementation of the software framework in cr terminals293.1 algorithm flow in cr terminals293.2 dispatch of base band algorithms293.3 algorithm flow in dsp323.4 design of multi-task software framewor

19、d based on dsp/bios343.4.1 brief introduction of real-time multi-task operating system and dsp/bios343.4.2 design method of software based on dsp/bios363.4.3 software frameword in transmitting dsp363.4.4 software frameword in receiving dsp393.5 brief summary424 reasearch of algorithm reducing the pa

20、pr in cr experimental system434.1 brief introduction of papr problem of ofdm signal434.1.1 definition of papr434.1.2 statistical properties of papr of ofdm signal444.2 impact to cr experimental system caused by high papr454.3 common algorithms reducing the papr of ofdm signal474.3.1 signal distortio

21、n techniques474.3.2 coding techniques484.3.3 probability techniques484.4 improved clipping algorithm reducing papr of ofdm signal494.4.1 basic idea of clipping algorithm494.4.2 improved clipping algorithm504.4.3 selection of parameters in improved clipping algorithm524.4.4 simulation result of impro

22、ved clipping algorithm534.5 implementation of the improved clipping algorithm in cr experimental system544.6 brief summary565 testing and debugging of hardware and software framework in cr terminals575.1 debugging of hardware in cr terminals575.1.1 debugging of power module575.1.2 debugging of clock

23、 module595.1.3 signal integrity testing of high speed digital signals615.2 debugging of software framework in cr terminals625.2.1 configurating the underlying hardware625.2.2 interface of all algorithm modules635.2.3 timing and real-time properties of all algorithm tasks645.3 brief summary646 conclu

24、sions and suggestions656.1 conclusions656.2 suggestions65acknowledgements66references67appendice69achievements70declaration1 緒論無線通信從出現(xiàn)到現(xiàn)在短短幾十年時間，歷經(jīng)幾代變革，到現(xiàn)在呈現(xiàn)多種無線通信系統(tǒng)共同發(fā)展的態(tài)勢。目前各個無線通信系統(tǒng)在政府有關(guān)部門的授權(quán)下使用各自的通信頻段和帶寬。這種靜態(tài)的無線頻譜管理方式，雖然可以簡單有效地避免不同無線通信系統(tǒng)間的相互干擾，但常常導(dǎo)致頻譜利用率非常低1。并且對于日益增長的無線通信帶寬需求和新出現(xiàn)的通信系統(tǒng)沒有很好的支持，成為無線

25、通信技術(shù)發(fā)展的瓶頸。在此背景下，認知無線電技術(shù)被提出用于提高頻譜利用率，解決不斷增長的頻譜資源需求與當(dāng)前效率低下的頻譜管理方式之間的矛盾。1.1 認知無線電研究現(xiàn)狀1999年joseph mitola在軟件定義無線電(software defined radio, sdr)基礎(chǔ)上提出認知無線電(cognitive radio, cr)2。其基本思想是認知無線電系統(tǒng)能夠感知周圍的無線通信環(huán)境，動態(tài)檢測和有效利用已被分配但暫時未使用或者未完全使用的頻譜，根據(jù)一定的學(xué)習(xí)和決策算法，實時自適應(yīng)地改變系統(tǒng)工作參數(shù)，在時間、頻率以及空間上進行多維的頻譜復(fù)用，從而提高頻譜利用率3。在mitola之后，fat

26、ih capar提出一種比較簡單，容易實現(xiàn)的認知無線電定義4，將認知無線電定義為一種智能化、動態(tài)頻譜資源管理使用方式，授權(quán)用戶擁有最高的頻譜使用優(yōu)先級，它可以和若干具有低優(yōu)先級的認知用戶分享頻譜資源，以提高頻譜資源利用率。目前國際上開展的cr研究大多采用類似的簡化定義。2004年5月fcc明確支持cr技術(shù)并修正美國的電波法，給出cr在電視廣播頻段內(nèi)實現(xiàn)的建議標準5。同年10月，ieee成立802.22工作組開始著手研究和制定工作于電視頻段的、基于cr技術(shù)的wran技術(shù)標準6，目標是將分配給電視廣播的vhf/uhf頻帶的空閑頻道有效利用作為寬帶訪問線路。各研究機構(gòu)在認知無線電系統(tǒng)的可行性驗證和實

27、現(xiàn)研究方面也做了大量工作。美國國防部高級研究計劃署(darpa)資助的下一代無線通信(xg)項目設(shè)計了自適應(yīng)頻譜系統(tǒng)原型，項目組基于該系統(tǒng)原型完成了在不干擾授權(quán)用戶的前提下使用空閑的頻段進行通信的實驗，實驗結(jié)果表明頻譜的利用率可以比現(xiàn)有水平提高10倍7。2003年5月mitre公司自主研發(fā)自適應(yīng)頻譜無線電(adaptive spectrum radio, asr)實驗床，基于該實驗床成功驗證了自適應(yīng)頻譜接入的可行性8。維吉尼亞無線通信技術(shù)中心研究設(shè)計了認知無線電仿真實驗椅和硬件實驗床，并著手研發(fā)基于生物啟發(fā)的認知無線電引擎節(jié)點9。伯克利大學(xué)建立了伯克利仿真平臺bee2 (berkeley em

28、ulation engine 2)。仿真平臺基帶模塊使用5塊fpga (field programmable gate array, 現(xiàn)場可編程門陣列器件)，每個fpga支持4路射頻數(shù)據(jù)輸入，基于該仿真平臺可以完成cr系統(tǒng)的頻譜感知等物理層和網(wǎng)絡(luò)層算法實驗。伯克利大學(xué)的研究人員基于bee2對基于能量和基于循環(huán)平穩(wěn)特性的頻譜感知技術(shù)和算法進行了實驗仿真和性能分析10。近幾年，國內(nèi)研究機構(gòu)也開始關(guān)注和跟蹤cr技術(shù)的發(fā)展，包括電子科技大學(xué)、清華大學(xué)、香港科技大學(xué)及西安交通大學(xué)在內(nèi)的各高校紛紛開展對cr理論的研究和實現(xiàn)方案的探討。國家863計劃基金在2005年首次支持了認知無線電關(guān)鍵技術(shù)的研究。目前國

29、內(nèi)各高校研究機構(gòu)對cr技術(shù)的研究課題主要集中于cr系統(tǒng)中的合作及跨層設(shè)計技術(shù)、空間信號檢測和分析、qos保證機制和認知無線電實驗系統(tǒng)研制等方面。1.2 課題背景及認知無線電實驗系統(tǒng)概述目前對認知無線電的研究仍處于起步發(fā)展階段，很多觀點沒有形成統(tǒng)一認識，甚至爭議很大。例如授權(quán)用戶懷疑認知用戶空閑頻譜檢測的可靠性，擔(dān)心自身通信的可靠性會受到認知用戶的威脅11；另一方面，學(xué)術(shù)界提出的各種頻譜檢測方法往往沒有機會在實際的系統(tǒng)中得到驗證。因此，一個具體的認知無線電實驗系統(tǒng)可以很好的說明和驗證諸多問題，為認知無線電理論研究和標準確立積累經(jīng)驗、提供參考。項目組前期在借鑒軟件定義無線電架構(gòu)及ieee相關(guān)標準的

30、基礎(chǔ)上，在電視uhf頻段實現(xiàn)了第一版認知無線電實驗系統(tǒng)。第一版認知無線電實驗系統(tǒng)實現(xiàn)了一定距離內(nèi)、空閑電視頻道上的點對點無線通信，通信終端在靜默期感知電視信號，發(fā)現(xiàn)電視信號占用工作頻段后發(fā)出通知信號，操作員切換終端工作頻率在新的空閑頻段保持通信。第一版認知無線電具備了對cr基本概念及關(guān)鍵技術(shù)進行驗證的能力。但是，第一版認知無線電實驗系統(tǒng)結(jié)構(gòu)簡單，功能單一，頻譜切換仍需人工干預(yù)，頻譜感知能力也較弱。為了進一步驗證認知無線電系統(tǒng)實現(xiàn)可能性，項目組設(shè)計了第二版認知無線電實驗系統(tǒng)。下文中出現(xiàn)的“實驗系統(tǒng)”除特別注明外，均指第二版認知無線電實驗系統(tǒng)。第二版認知無線電實驗系統(tǒng)不再沿用第一版的大區(qū)制網(wǎng)絡(luò)拓撲

31、結(jié)構(gòu)，改為使用帶中心控制節(jié)點的分布式adhoc多小區(qū)網(wǎng)絡(luò)結(jié)構(gòu)。第二版認知無線電實驗網(wǎng)絡(luò)工作頻段為西安地區(qū)2640號電視頻道，中心工作頻率范圍614734mhz，帶寬120mhz。實驗網(wǎng)絡(luò)由多個小區(qū)組成，每個小區(qū)覆蓋范圍為300m，每個小區(qū)包括一個認知無線電中心控制節(jié)點、若干認知無線電用戶(認知用戶終端)、一個電視信號發(fā)射機(tv信號發(fā)射塔，可能位于小區(qū)外部，但覆蓋各個小區(qū))和若干電視信號接收機(tv信號接收機)。認知無線電實驗網(wǎng)絡(luò)一個小區(qū)的組成結(jié)構(gòu)如圖 11所示。圖 11 第二版認知無線電實驗網(wǎng)絡(luò)小區(qū)結(jié)構(gòu)和第一版認知無線電實驗系統(tǒng)比較，第二版認知無線電實驗系統(tǒng)重新設(shè)計了網(wǎng)絡(luò)拓撲結(jié)構(gòu)，增強了終端

32、的運算能力(由dsp+fpga架構(gòu)升級為arm+3dsp+fpga架構(gòu))，以支持更靈活的覆蓋區(qū)域和更復(fù)雜多變的通信環(huán)境。同時實驗系統(tǒng)支持更復(fù)雜的星座圖映射方式和調(diào)制方式，將基帶數(shù)據(jù)傳輸速率增大到6.4mbps。有效信息傳輸速率提高到4.16mbps。第一版和第二版實驗系統(tǒng)工作參數(shù)對比如表 11所示。表 11 認知無線電實驗系統(tǒng)參數(shù)系統(tǒng)參數(shù)名稱第一版實驗系統(tǒng)參數(shù)值第二版實驗系統(tǒng)參數(shù)值組網(wǎng)方式以太網(wǎng)結(jié)構(gòu)有中心控制節(jié)點的分布式多小區(qū)網(wǎng)絡(luò)網(wǎng)絡(luò)覆蓋范圍(半徑)300m每個小區(qū)覆蓋300m雙工方式fddfdd多址方式fdmafdma星座圖映射qpskqpsk/16qam調(diào)制方式ofdm(64子載波)ofd

33、m(64/256子載波)基帶信息傳輸速率1.6mbps6.4mbps模擬中頻頻率36mhz36mhz射頻工作頻段614734mhz614734mhz信道帶寬8mhz8mhz信道上下行間隔32mhz32mhz為了更好的驗證認知無線電技術(shù)中頻譜資源的動態(tài)管理，實驗系統(tǒng)重新設(shè)計了系統(tǒng)ofdm參數(shù)。實驗系統(tǒng)ofdm參數(shù)如表 12所示。表 12 第二版認知無線電實驗系統(tǒng)ofdm參數(shù)系統(tǒng)參數(shù)名稱室內(nèi)環(huán)境下參數(shù)值室外移動環(huán)境下參數(shù)值最大時延擴展0.625us（對應(yīng)150m路徑差）2.5us（對應(yīng)600m路程差）保護間隔2.5us10us有用符號持續(xù)周期10us40usofdm符號周期(插cp后)12.5us

34、10us2.5us50us子載波頻率間隔1/10us=100khz1/40us=25khz子載波數(shù)n6.4m/100k=646.4m/25k=256cp點數(shù)g1664可用子載波個數(shù)640.8約為522560.8204導(dǎo)頻子載波個數(shù)832數(shù)據(jù)子載波個數(shù)44176odfm符號速率1/(12.5us)=80kbauds1/(50us)=20kbauds可用符號總的符號速率3.52mbauds3.52mbauds總的有效符號速率4.16mbauds4.16mbauds針對實驗系統(tǒng)終端所處的通信環(huán)境不同，實驗系統(tǒng)提供兩套ofdm工作參數(shù)。在表 12中，對應(yīng)室內(nèi)環(huán)境，最大時延擴展小，多徑影響較弱，設(shè)計使用

35、較少的子載波數(shù)，以降低ofdm調(diào)制解調(diào)算法的復(fù)雜度和減小ofdm信號峰均功率比對實驗系統(tǒng)誤碼性能的影響。但是對應(yīng)在室外環(huán)境，信號的最大時延擴展較大，多徑影響嚴重，必須使用更大的子載波數(shù)來消除符號間干擾，此時ofdm調(diào)制解調(diào)算法較復(fù)雜。特別要注意的是子載波數(shù)增大后，ofdm信號峰均功率比較大，對系統(tǒng)誤碼性能有不可忽略的影響，必須采取相應(yīng)措施抑制ofdm信號峰均功率比，降低系統(tǒng)誤碼率。實驗系統(tǒng)網(wǎng)絡(luò)中包括認知用戶終端和中心控制節(jié)點，認知用戶和中心控制節(jié)點之間使用專用控制信道和專用信令幀進行信令的傳輸；信令幀結(jié)構(gòu)如圖 12所示。圖 12 信令幀結(jié)構(gòu)兩個認知用戶間使用業(yè)務(wù)信道和數(shù)據(jù)幀進行數(shù)據(jù)傳輸。數(shù)據(jù)幀

36、結(jié)構(gòu)如圖 13所示。圖 13 數(shù)據(jù)幀結(jié)構(gòu)數(shù)據(jù)幀包含四個層次。最底層ofdm幀是實驗系統(tǒng)基帶ofdm調(diào)制的基本數(shù)據(jù)單元，幀長與ofdm子載波數(shù)有關(guān)，子載波數(shù)n=64時，幀長為12.5us；n=256時，幀長為50us。第二層復(fù)幀是實驗系統(tǒng)終端dsp數(shù)據(jù)處理的基本單元，1個復(fù)幀由16個ofdm幀組成，長度為200us/800us(對應(yīng)n=64/n=256)。第三層超幀是cr終端中dsp和arm主控模塊數(shù)據(jù)交互的基本單元，1個超幀由32個復(fù)幀組成，超幀的幀頭(第一個復(fù)幀)包含突發(fā)同步信息，功率控制信息等，超幀長度為6.4ms/25.6ms。最上層超高幀是兩個認知用戶應(yīng)用層數(shù)據(jù)通信的基本單元。1.3

37、論文的主要工作和內(nèi)容安排論文作者參與了國家“863”“認知無線電技術(shù)研究”項目（2005aa123910）的研究工作，主要負責(zé)第二版認知無線電實驗系統(tǒng)終端的設(shè)計與實現(xiàn)。論文完成主要的工作如下：1） 閱讀認知無線電相關(guān)文獻和資料，深入了解認知無線電發(fā)展歷史和研究前沿。學(xué)習(xí)sdr技術(shù)和ofdm技術(shù)，總結(jié)和比較各種認知無線電系統(tǒng)的實現(xiàn)方案。2） 參與項目組第一版認知無線電實驗系統(tǒng)的測試與調(diào)試，總結(jié)第一版實驗系統(tǒng)的設(shè)計經(jīng)驗，在此基礎(chǔ)上提出第二版實驗系統(tǒng)終端的軟/硬件框架結(jié)構(gòu)。3） 完成認知無線電實驗系統(tǒng)終端的硬件設(shè)計。完成終端基帶模塊、中頻模塊的原理圖設(shè)計、pcb圖設(shè)計，參與射頻模塊選型和調(diào)試。4）

38、完成認知無線電實驗系統(tǒng)終端的基帶軟件框架設(shè)計。對終端基帶數(shù)據(jù)處理算法和認知算法進行資源分配和接口設(shè)計，基于實時多任務(wù)內(nèi)核dsp/bios設(shè)計了dsp的程序框架。5） 參與各個模塊的調(diào)試和無線通信鏈路的聯(lián)合調(diào)試，參與各基帶數(shù)據(jù)處理算法及認知算法的調(diào)試，協(xié)助項目組成員總結(jié)調(diào)試結(jié)果和調(diào)試文檔。6） 從理論上分析研究了ofdm信號高峰均比問題對認知無線電實驗系統(tǒng)的影響。結(jié)合認知無線電實驗系統(tǒng)的軟、硬件環(huán)境，提出適用于認知無線電實驗系統(tǒng)的降低ofdm信號峰均比算法，解決高峰均比導(dǎo)致系統(tǒng)誤碼性能下降的問題。論文的結(jié)構(gòu)及主要內(nèi)容如下：第一章介紹了認知無線電技術(shù)的發(fā)展歷史及研究現(xiàn)狀，引出課題背景并概括介紹了項

39、目組設(shè)計的認知無線電實驗系統(tǒng)，最后介紹論文的工作和結(jié)構(gòu)安排。第二章給出實驗系統(tǒng)終端的硬件設(shè)計及實現(xiàn)方案。對實驗系統(tǒng)終端的硬件平臺設(shè)計方案按基帶、中頻、射頻的順序詳細展開闡述。第三章根據(jù)認知無線電實驗系統(tǒng)的設(shè)計目標，分析在實驗系統(tǒng)終端運行的算法任務(wù)的復(fù)雜度及實時性要求，提出算法任務(wù)分配方案；結(jié)合實驗系統(tǒng)終端的3dsp+fpga架構(gòu)，提出基于實時多任務(wù)系統(tǒng)內(nèi)核的多任務(wù)程序框架，保證各算法的實時性要求。第四章分析ofdm信號高峰均比問題的產(chǎn)生原因和影響，結(jié)合認知無線電實驗系統(tǒng)終端軟、硬件環(huán)境，提出新的改進限幅算法降低認知無線電系統(tǒng)發(fā)送信號峰均比，給出算法在認知無線電實驗系統(tǒng)中的實現(xiàn)及優(yōu)化方案，最后給

40、出算法在實際系統(tǒng)中運行的實測數(shù)據(jù)。第五章是認知無線電實驗系統(tǒng)終端的軟件、硬件測試結(jié)果。第六章是對論文工作的總結(jié)和展望。2 認知無線電實驗系統(tǒng)終端的硬件設(shè)計與實現(xiàn)2.1 基于軟件定義無線電的實驗系統(tǒng)終端硬件架構(gòu)設(shè)計軟件定義無線電(software defined radio, sdr)的基本思想是以一個通用、標準化、模塊化的硬件平臺為依托，通過軟件編程來實現(xiàn)無線電臺的各種功能，從基于硬件、面向用途的電臺設(shè)計方法中解放出來。從硬件角度來看，sdr盡量采用標準的、高性能的開放式總線結(jié)構(gòu)，以利于硬件模塊的不斷升級和擴展12,13，是實現(xiàn)認知無線電的理想平臺14。由于目前a/d、d/a器件帶寬和處理器處

41、理能力的限制，要對射頻信號采樣比較困難，通常采用對中頻采樣的sdr結(jié)構(gòu)，其系統(tǒng)結(jié)構(gòu)如圖 21所示，包括射頻前端、中頻模塊、寬帶a/d和d/a轉(zhuǎn)換器、數(shù)字上下變頻器、高速信號處理器等。圖 21 常用的sdr系統(tǒng)結(jié)構(gòu)框圖借鑒圖 21的sdr系統(tǒng)結(jié)構(gòu)，認知無線電實驗系統(tǒng)終端采用數(shù)字化中頻方案，將終端劃分為主控模塊、基帶處理模塊、中頻模塊和射頻模塊，如圖 22所示。主控模塊主要包含一塊arm9芯片。負責(zé)實現(xiàn)實驗系統(tǒng)終端的mac層及網(wǎng)絡(luò)層協(xié)議，同時還負責(zé)控制終端的工作狀態(tài)。基帶處理模塊是終端的核心，負責(zé)實現(xiàn)認知無線電的各種算法，也是終端中結(jié)構(gòu)最復(fù)雜的部分，主要由3塊dsp和1塊fpga組成。中頻模塊分為

42、中頻發(fā)送模塊、中頻接收模塊和中頻檢測模塊，中頻模塊包括了數(shù)字上/下變頻器，高速的ad、da器件以及模擬中頻電路。射頻模塊包括數(shù)控捷變頻模塊和捷變高頻頭，因為實驗系統(tǒng)工作在電視頻段，因此射頻模塊采用市場上成熟的電視射頻模塊。圖 22 cr實驗系統(tǒng)終端硬件總體設(shè)計框圖論文作者主要完成了基帶處理模塊和中頻各模塊的硬件電路設(shè)計和實現(xiàn)，下面對基帶處理模塊和中頻模塊詳細展開闡述。2.2 基帶處理母板硬件電路設(shè)計與實現(xiàn)基帶母板的主體框架主要包括三塊ti公司高端定點dsp(ti tms3206416tglz7)和一塊altera公司高端fpga(stratix ii ep2s30f672c5)，四塊子板擴展插

43、槽，以及外圍的存儲芯片和電源模塊電路。實驗系統(tǒng)終端采用全雙工工作方式，并且實時檢測頻譜空穴和授權(quán)用戶；算法任務(wù)非常復(fù)雜，而各種算法任務(wù)基本上都在基帶母板上實現(xiàn)。因此基帶母板采用多通道設(shè)計方式，同時將算法任務(wù)按所屬通道進行分類，使用三塊dsp分別負責(zé)各自通道的算法任務(wù)。實驗系統(tǒng)終端數(shù)據(jù)吞吐量非常大，在dsp和中頻子板之間是高速的并行數(shù)據(jù)傳輸，并且因為數(shù)據(jù)傳輸是異步突發(fā)的，需要進行數(shù)據(jù)的緩存和突發(fā)檢測等處理。因此系統(tǒng)設(shè)計使用一塊fpga完成傳輸過程中的數(shù)據(jù)緩存及處理。三個通道的dsp分別配備有flash芯片用于存放啟動配置代碼，接收通道和檢測通道dsp配備32mb容量的sdram芯片用于緩存算法處

44、理過程的中間數(shù)據(jù)。終端的基帶處理模塊整體硬件框架設(shè)計如圖 23所示。圖 23 認知無線電終端基帶處理模塊硬件框架2.2.1 主要芯片選型分析實驗系統(tǒng)終端選用的dsp (ti tms3206416tglz7)是ti公司最高端的定點dsp系列產(chǎn)品之一15。選用tms3206416tglz7型號dsp的原因是：該dsp運算能力強，并且集成了大量數(shù)字信號處理庫函數(shù)，能夠很好的承擔(dān)認知無線電終端的基帶算法任務(wù)；同時，該dsp提供豐富的外部接口，方便實現(xiàn)dsp和其他器件的數(shù)據(jù)和控制接口。tms320c6416tglz7主要特點如下：最高工作頻率：720mhz；8級流水線，最高執(zhí)行指令速度為5760mips

45、；內(nèi)置兩個硬件乘法器，每個時鐘周期完成4個16bit的乘法運算；16kbyte數(shù)據(jù)和16kbyte指令高速緩存；1mbyte可配置片內(nèi)ram；支持emif/ hpi/ gpio/ mcbsp等多種外部通信接口；總功耗小于1.5w。實驗終端選用的fpga (stratix ii ep2s30f672c5)是altera公司stratix ii系列高密度高性能fpga之一16。選用ep2s30f672c5型號fpga的原因是：該fpga提供充足的io通用管腳和時鐘鎖相環(huán)(pll)資源，方便與其他器件建立數(shù)據(jù)通道和提供穩(wěn)定時鐘；同時該fpga擁有大量的存儲空間和良好的運算處理能力，提供強大的數(shù)據(jù)存儲

46、、交換和運算處理能力。stratix ii ep2s30f672c5主要特點如下：基本邏輯單元：33 880個；片內(nèi)存儲單元ram：1 369 728bits；128個9bits硬件乘法器，運算頻率最高到450mhz；片內(nèi)集成16個數(shù)字信號處理塊；2個增強型鎖相環(huán)，4個快速鎖相環(huán)；可用通用io管腳：500個。2.2.2 硬件接口設(shè)計1） dsp與主控模塊arm的接口dsp與主控模塊arm的接口設(shè)計如圖 24所示。圖 24 dsp和主控模塊arm接口dsp和主控模塊arm交互的數(shù)據(jù)主要是應(yīng)用層的多媒體數(shù)據(jù)，還有一些控制信息，頻譜檢測信息等。數(shù)據(jù)傳輸過程是由arm控制，且傳輸?shù)臄?shù)據(jù)量較大，因此選擇

47、使用hpi接口來連接dsp和arm。hpi是并行通信接口，接口位寬為32bits，數(shù)據(jù)通信采用異步時序，最高的數(shù)據(jù)傳輸速率由arm和dsp的工作頻率決定，系統(tǒng)設(shè)計的hpi數(shù)據(jù)傳輸為26.4mb/s。實驗系統(tǒng)將基帶處理模塊三個dsp的hpi口連在一起，復(fù)用32bits的數(shù)據(jù)總線；當(dāng)arm發(fā)起通信時，通過片選信號hcs#選通dsp進行數(shù)據(jù)傳輸，hstrobe#信號由hcs#信號、hcntl0信號和hcntl1信號的異或組合邏輯輸出得到，用于鎖存信號；當(dāng)dsp發(fā)起數(shù)據(jù)通信時，通過外部中斷hint向arm請求中斷，等待arm響應(yīng)中斷后進行數(shù)據(jù)傳輸。hpi的接口時序如圖 25所示。圖 25 hpi接口時

48、序2） dsp與fpga的接口dsp與fpga之間的接口是整個基帶處理模塊中數(shù)據(jù)流量最大的接口，三個dsp是并行處理的，因此要求并行地傳輸數(shù)據(jù)；同時，fpga和dsp之間的數(shù)據(jù)流傳輸是突發(fā)性的，數(shù)據(jù)傳輸速率要求盡量快，以減小數(shù)據(jù)傳輸延時，提高數(shù)據(jù)通道吞吐率。設(shè)計中使用emifb口實現(xiàn)dsp和fpga之間的接口，emifb接口有以下特點：（1） 數(shù)據(jù)位寬為16bit；（2） 支持4個尋址空間，最大可尋址范圍1gbyte；（3） 支持多種標準的外部存儲器，可以直接和fpga的fifo相連；（4） 可以配置成同步或異步數(shù)據(jù)接口；（5） 支持外部或內(nèi)部時鐘源，數(shù)據(jù)時鐘可以配置成時鐘源的多種分頻形式。設(shè)

49、計中，因為fpga和dsp之間的數(shù)據(jù)流傳輸是突發(fā)性的，因此將emifb接口設(shè)計為異步數(shù)據(jù)接口，接口時鐘由dsp的cpu時鐘分頻后提供；fpga使用fifo作異步通信的數(shù)據(jù)緩存，fifo的讀寫時鐘由dsp的emifb接口時鐘提供。工作在異步接口模式下的emifb口數(shù)據(jù)傳輸速率最高到120mbyte/s。三個dsp使用獨立數(shù)據(jù)通道和fpga相連，因此fpga中數(shù)據(jù)吞吐量最大可達到240mbyte/s3=720mbyte/s；能夠支持這么高的數(shù)據(jù)傳輸速率是因為fpga內(nèi)部邏輯單元的并行結(jié)構(gòu)，三個通道可以同時工作而不相互干擾。dsp與fpga的接口及時序圖如圖 26和圖 27所示。圖 26 dsp與f

50、pga的接口圖 27 dsp與fpga接口(emifb接口)時序圖3） fpga與發(fā)送擴展子板接口fpga實現(xiàn)了發(fā)送dsp到中頻發(fā)送子板的數(shù)據(jù)緩存；發(fā)送dsp首先通過emifb接口將數(shù)據(jù)傳輸?shù)絝pga，fpga再將緩存的數(shù)據(jù)傳輸至中頻發(fā)送子板完成數(shù)字上變頻處理。發(fā)送dsp發(fā)送數(shù)據(jù)使用異步邏輯時序，而中頻發(fā)送子板的數(shù)據(jù)傳輸是和時鐘同步的，因此在設(shè)計中使用fpga內(nèi)部的fifo作為數(shù)據(jù)的緩存。具體實現(xiàn)如圖 28所示。圖中，fifo的輸入和輸出位寬都是16bits，寫時鐘由發(fā)送dsp提供，由dsp作為主控制器異步地將數(shù)據(jù)寫入fifo；讀時鐘由發(fā)送子板提供，dff和兩個非門構(gòu)成的組合邏輯實現(xiàn)發(fā)送子板持

51、續(xù)地以讀時鐘頻率從fifo中讀出數(shù)據(jù)。發(fā)送dsp的emifb口數(shù)據(jù)寫入受dsp2_ce2和dsp2_nwe信號的控制，異步地將數(shù)據(jù)寫入fpga的fifo中，然后ad9857和時鐘pdclk同步地將數(shù)據(jù)從fifo讀出。接口時序如圖 29所示。圖 28 使用fifo實現(xiàn)發(fā)送dsp到發(fā)送中頻子板數(shù)據(jù)緩存圖 29 基帶處理母板到中頻發(fā)送子板數(shù)據(jù)接口時序圖4） fpga與接收子板接口同樣fpga實現(xiàn)了中頻接收子板到接收dsp的數(shù)據(jù)緩存，具體實現(xiàn)如圖 210所示。接口時序圖如圖圖 211所示。圖 210 使用fifo實現(xiàn)中頻接收子板到接收dsp數(shù)據(jù)緩存圖 211 基帶處理母板到中頻接收子板數(shù)據(jù)接口時序圖中

52、頻接收子板將下變頻后的基帶數(shù)據(jù)同步地傳輸?shù)絝pga，同步時鐘由下變頻器件提供；fpga對數(shù)據(jù)進行緩存，再通過emifb異步接口將緩存數(shù)據(jù)傳輸至接收dsp做基帶的算法任務(wù)處理。由于下變頻器件輸出正交調(diào)制的兩路數(shù)據(jù)(i路和q路)，因此設(shè)計并行工作的兩個fifo，分別對應(yīng)接收i路和q路數(shù)據(jù)，兩個fifo的輸出端都接到接收dsp的emifb口，需要對emifb口進行分時復(fù)用，因此在fifo的輸出端加上三態(tài)選通信號。兩個fifo的輸入和輸出位寬都是16bits，寫時鐘由中頻接收子板提供，中頻接收子板將數(shù)據(jù)和時鐘同步地寫入fifo；讀時鐘由dsp提供，dsp通過edma控制器，異步地將i路和q路數(shù)據(jù)讀入接

53、收dsp中。圖 211中顯示的是fpga接收i路數(shù)據(jù)輸入并將緩存數(shù)據(jù)寫入接收dsp的時序圖。5） fpga與頻譜檢測子板接口和fpga與接收子板的接口的功能和結(jié)構(gòu)相同。2.2.3 硬件電路實現(xiàn)1） 電源設(shè)計電源設(shè)計是終端基帶母板設(shè)計的首要問題，電源設(shè)計主要有三個方面的要求：第一，電源要滿足整個電路板各模塊的電壓、電流和功率要求；第二，電源的穩(wěn)定度要滿足一定要求；第三，散熱良好。否則，電源模塊工作不穩(wěn)定將給系統(tǒng)終端帶來不可預(yù)測的后果，影響系統(tǒng)的正常工作?；鶐赴逯饕骷碾娏骱凸娜绫?21所示。表 21 基帶母板主要器件功耗器件型號電壓（v）電流峰值（ma）數(shù)量峰值功耗(w)dsp( tms3

54、20c6416tglz7)核心電壓1.2io電壓3.334.0617fpga( stratix2s30f672c5)核心電壓1.2io電壓3.314.3353flash( am29lv400b)數(shù)字3.3155mhz30.1485復(fù)位芯片(max708s)數(shù)字3.3142.731.4127sdram( mt48lc4m32b2)數(shù)字3.332044.2240led燈數(shù)字3.34060.7920總計/14.974由表 21的估算可以看出基帶母板的峰值功耗約為14.974w。選用的電源芯片必須滿足峰值功耗要求，同時輸出電流也必須滿足要求：i3.3v=1513+206+203+15+153+142.

55、73+4053204=2830.1 mai1.2v=7133+2488=4627 ma基于上面估算，設(shè)計使用ti公司的集成電源模塊pt6944為基帶母板提供3.3v和1.2v電壓。pt6944能夠同時提供1.2v和3.3v雙路電壓輸出，對應(yīng)1.2v和3.3v的最大輸出電流均為6a，最大輸出功耗為27w，能夠滿足基帶母板的電流和功耗的要求。pt6944要求輸入電壓為5v，選擇效率較高的開關(guān)電源lm2678-5作為pt6944的電源輸入芯片。lm2678-5的輸入電壓是9v，輸出電壓是5v，最大輸出電流為5a，最大輸出功耗為25w。lm2678-5和pt6944均為開關(guān)電源，有較高的效率，即使輸出

56、電流較大，發(fā)熱量也較小；但是為了提供穩(wěn)定的電壓輸出，開關(guān)電源芯片需要較復(fù)雜的外圍電路。另外開關(guān)電源噪聲較大，在布線時電源芯片必須遠離其他芯片，以免干擾系統(tǒng)正常工作。基帶母板電源模塊如圖 212所示。圖 212 基帶母板電源模塊2） 時鐘設(shè)計時鐘設(shè)計是基帶處理模塊設(shè)計非常重要的環(huán)節(jié)。基帶處理模塊涉及多個時鐘信號，具體設(shè)計方案如圖 213所示。三個dsp的輸入時鐘分別采用有源晶振輸出的60mhz時鐘信號，在dsp內(nèi)部通過倍頻電路將60mhz時鐘倍頻到720mhz作為dsp的cpu時鐘。dsp再將cpu時鐘通過分頻電路得到beclkout和aeclkout時鐘信號，為外部數(shù)據(jù)接口提供讀/寫時鐘。同時，使用48mhz有源晶振的輸出作為fpga鎖相環(huán)電路的輸入時鐘，經(jīng)過pll的分頻/倍頻后為中頻子板各個器件提供輸入時鐘。圖 213 基帶處理板時鐘方案三