2013計算機組成原理復習及部分答案解讀

1、第一章計算機系統(tǒng)概述 目前的計算機中，代碼形式是A.1.O指令以二進制形式存放，數(shù)據(jù)以十進制形式存放 指令以十進制形式存放，數(shù)據(jù)以二進制形式存放 指令和數(shù)據(jù)都以二進制形式存放指令和數(shù)據(jù)都以十進制形式存放B.C.D.完整的計算機系統(tǒng)應包括 A. 運算器、存儲器、控制器B. 外部設備和主機C. 主機和實用程序D. 配套的硬件設備和軟件系統(tǒng)目前我們所說的個人臺式商用機屬于A.巨型機4.1 ntel80486A.16F列2.3.5.B. 中型機 是32位微處理器，B.32 屬于應用軟件。OC. 小型機Pentium 是C.48D.微型機 位微處理器。D.646.7.A.操作系統(tǒng) B. 編譯系統(tǒng) 目前的

2、計算機，從原理上講 _A. 指令以二進制形式存放，數(shù)據(jù)以十進制形式存放B. 指令以十進制形式存放，數(shù)據(jù)以二進制形式存放C. 指令和數(shù)據(jù)都以二進制形式存放D. 指令和數(shù)據(jù)都以十進制形式存放計算機問世至今，新型機器不斷推陳出新，不管怎樣更新，依然保有“存儲程序”的概C.連接程序D.文本處理念，最早提出這種概念的是 。D. 貝爾帕斯卡A. 巴貝奇B.馮.諾依曼C.8. 通常劃分計算機發(fā)展時代是以（）為標準A. 所用的電子器件B.運算速度C.計算機結(jié)構(gòu)D.所有語言9. 到目前為止，計算機中所有的信息任以二進制方式表示的理由是（）A. 節(jié)約原件B.運算速度快C.由物理器件的性能決定D.信息處理方便CPU

3、區(qū)分它們的依據(jù)是10. 馮.諾依曼計算機中指令和數(shù)據(jù)均以二進制形式存放在存儲器中，（）A. 指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲單元11. 計算機系統(tǒng)層次結(jié)構(gòu)通常分為微程序機器層、機器語言層、操作系統(tǒng)層、匯編語言機器 層和高級語言機器層。層次之間的依存關(guān)系為（）A. 上下層都無關(guān)B. 上一層實現(xiàn)對下一層的功能擴展，而下一層與上一層無關(guān)C. 上 一層實現(xiàn)對下一層的功能擴展，而下一層是實現(xiàn)上一層的基礎D. 上 一層與下一層無關(guān)，而下一層是實現(xiàn)上一層的基礎12. 指令流通常是（）A.從主存流向控制器B. 從控制器流向主存C. 從控制器流向控制器D

4、. 從主存流向主存13. 以下敘述中正確的是（）A. 寄存器的設置對匯編語言程序是透明的B. 實際應用程序的預測結(jié)果能夠全面代表計算機的性能C. 系列機的基本特征是指令系統(tǒng)向后兼容D. 軟件和硬件在邏輯功能上是等價的14. 存儲A.程序并按B.地址順序執(zhí)行,這是馮？諾依曼型計算機的工作原理。15. 有一臺40MHz的處理器執(zhí)行標準測試程序，它包含的混合指令數(shù)和響應所需的時鐘周期 見表1-1.求有效的CPI、MIPS速率和程序的執(zhí)行時間（I為程序執(zhí)行的條數(shù)）指令類型CPI指令混合比算術(shù)和邏輯160%咼速緩存命中的訪存218%轉(zhuǎn)移412%咼速緩存失敗的訪存810%CPI=1*60%+2*18%+4

5、*12%+8*10%=2.24MIPS=40/CPI=40/2.24=17.9T二CPI*（1/F）=2.24/40=0.056（1/MHZ）=5.6*10八（-8）秒16. 兩臺計算機A和B采用不同主頻的 CPU而片內(nèi)邏輯電路相同。（1 ）若A機的主頻為8MHz B機為12MHz則兩機的CPU時鐘周期各為多少？T1=1/8=0.125usT2=1/12（2）如果A機的平均指令執(zhí)行速度為 0.4MIPS，那么A機的平均指令執(zhí)行時間是多少?A的平均指令周期=1/0.4=2.5us（3）B機的平均指令執(zhí)行速度 MIPS是多少？A的平均每條指令時間周期數(shù) =2.5us/0.125us=20因為兩者邏

6、輯電路相同，所以B的平均每條指令時間周期數(shù) =20B的平均指令周期=20*T2=5/3usB的平均指令執(zhí)行速度 =1/ （ 5/3us）=0.6MIPS第二章數(shù)據(jù)的表示和運算 算術(shù)右移指令執(zhí)行的操作是A.1.B.C.D.2.O符號位填0,并順次右移1位，最低位移至進位標志位 符號位不變，并順次右移 1位，最低位移至進位標志位進位標志位移至符號位，順次右移1位，最低位移至進位標志位符號位填1,并順次右移1位，最低位移至進位標志位2的補碼形式表示時，一個字所能表示的整數(shù)范圍是1515151515153.器內(nèi)為定點16位字長的字，采用1515A. -2 2 -1設寄存器位數(shù)為。-27B . -2 -

7、1 2 -1 C . -2 +12D . -2 28位，機器數(shù)采用補碼形式（一位符號位），對應于十進制數(shù)-27，寄存原（1001 1011 ） 補（1110 0101A. (27) 16 B . (9B) 16C. (E5) 16 D.(5A) 164.機器數(shù)中,零的表示形式是唯一的。A.原碼B.補碼C.移碼D.反碼5.已知 X -1/2成立。（不確定）A. X1必須為1 , X2X3X4至少有個為1B.X1必須為1 , X2X3X4任意C. X1必須為0, X2X3X4至少有個為1D.X1必須為0, X2X3X4任意7.（2000） 10化成十八進制數(shù)疋。A. (7CD 16 B 。(7D0

8、) 16C 。(7E0) 16D。(7FO 168.用32位字長（其中1位符號位）表示定點小數(shù)時，所能表示的數(shù)值范圍是。,-32A. 0 訥 1-2B. 0| N| -2-31,-30C. 0 訥 1-2D. 0 N| TcB. Ta Tc 或者Ta Tc ，根據(jù)不同存取方式和存取對象而定13. 若某存儲器存儲周期為250ns，每次讀出16位，則該存儲器的數(shù)據(jù)傳輸率是（）。16位=2B 數(shù)據(jù)傳輸率=2B/25OnsA. 4*106B/s B. 4MB/SC. 8*106B/s D. 8MB/s14. 某一 SRAM芯片，其容量為1024*8位，除電源和接地線外，該芯片的引腳的最小數(shù)目為 （）2

9、A10*8 10+8+ 片選線+讀寫信號=20A. 21B. 22C. 23D. 2415. DRA M的刷新是以（）為單位的。A.存儲單元 B.行C.列D.存儲字16. 下列有關(guān) RAM和 ROM勺敘述中，正確的是（）。I .RAM是易失性存儲器，ROMH非易失型存儲器II .RAM和ROM都是采用隨機存取的方式進行信息訪問川.RAM和ROM都可用做CacheIV .RAM和ROM都需要刷新A. 僅I和IB.僅I和川C.僅I和I和川 D.僅I和川和V17. 在存儲器芯片中，地址譯碼采用雙譯碼方式是為了（）。A.擴大尋址范圍B.減少存儲單元數(shù)目C.增加存儲單元數(shù)目D.減少存儲單元選通線數(shù)目18

10、. 下列關(guān)于閃存（Flash Memory ）的敘述中，錯誤的是（）。不確定A. 信息可讀可寫，并且讀、寫速度一樣B. 存儲元由MOST組成，是一種半導體存儲器C. 掉電后信息不丟失，是一種非易失性存儲器D. 采用隨機訪問方式，可替代計算機外部存儲器19. 某計算機存儲器按字節(jié)編址，主存地址空間大小為64MB現(xiàn)用4M*8位的RAM芯片組成64M=2A26A. 22 位 B. 23 位C. 25 位 D. 26 位20. 若內(nèi)存地址區(qū)間為 4000H43FFH每個存儲單元可存儲 16位二進制數(shù)，該內(nèi)存區(qū)域用 4片存儲器芯片構(gòu)成，則構(gòu)成該內(nèi)存所用的存儲器芯片的容量是()。內(nèi)容空間大小 43FF-4

11、000=3FF,大小為1024*16bit存儲芯片容量(1024*16bit )/4=256*16bit=512*8bit所以只有c符合A. 512*16bitB. 256*8bit C. 256*16bitD. 1024*8bit21. 假設某計算機的存儲系統(tǒng)由Cache和主存組成，某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失(未命中)50次，則Cache的命中率是()。A. 5%B.9.5%C.50%D.95%22. 閃速存儲器能提供高性能、低功耗、高可靠性以及A.瞬時啟動能力，因此作為B. 固定盤用于便攜式電腦中。23. 主存儲器的性能指標主要是A.存儲容量 、B.存取時間 、

12、存儲周期和存儲24. CPU能直接訪問A.cache和B.主存，但不能直接訪問磁盤和光盤。25. 廣泛使用的A. SRAM和B. DRA 都是半導體隨機讀寫存儲器，它們共同的缺點是C.斷電后不能保存信息 。26. 什么是閃速存儲器？它有哪些特點？ 閃速存儲器：特點：大存儲量、非易失性、低價格、可在線改寫和高速度讀等27. 存儲器容量為32字，字長64位，模塊數(shù)m= 8,用交叉方式進行組織。存儲周期T = 200ns,數(shù)據(jù)總線寬度為64位，總線傳輸周期t = 50ns。問該存儲器的帶寬是多少？1ns=10A (-9 ) s交叉方式信息總量是：Q=64 位 *8=512 位交叉所需時間是：t=T+

13、 (m-1) * t =200ns+7*50ns=550ns=550*10A (-9 ) =5.5*10a (-7 ) s交叉帶寬：W=Q/t=93*10A7位 /s28. 有一個1024KX 32位的存儲器，由 128KX 8位的DRAM勾成。問：與31題同(1) 總共需要多少 DRAM芯片(2) 采用異步刷新，如果單元刷新間隔不超過8ms,則刷新信號周期是多少？29. 提高存儲器速度可采用哪些措施，請說出至少五種措施。采用cache、采用多體交叉存儲器、采用高速器件、采用雙端口存儲器、采用相聯(lián)存儲器、 加長存儲器字長30. 用16kX 8位的SRAM芯片構(gòu)成64KX 16位的存儲器，要求畫

14、出該存儲器的組成邏輯框圖。按大小來看，一共需要 16塊DRAM芯片，將每四塊分為一組，形成32位的數(shù)據(jù)寬度，根據(jù)該儲存容量大小一共需要16位地址線(可以根據(jù)儲存容量除以數(shù)據(jù)寬度來確定)。將地址線的低14位作為全部DRAM芯片的地址，然后將高 2位作為組片選信號，即選擇各組輸出 的32位數(shù)據(jù)31.用64K*1位的DRAM芯片構(gòu)成256k*8位的存儲器，假定芯片內(nèi)部只有一個位平面?；卮?如下問題：(1) 計算所需芯片數(shù)(256*8)/( 64*1)=32(2) 采用異步刷新方式，如每單元刷新間隔不超過2ms,則刷新信號周期是多少?2ms/256=7.8us(3) 如采用集中刷新方式，存儲器刷新一次

15、需要用多少讀/寫周期？最少用256個第四章指令系統(tǒng)1. 用于對某個存儲器中操作數(shù)的尋址方式稱為 尋址。A.直接B.間接C. 寄存器直接D.寄存器間接2. 程序控制類指令的功能 。A. 進行算術(shù)運算和邏輯運算B. 進行主存和CPU之間的數(shù)據(jù)傳送C. 進行CPU和I/O設備之間的數(shù)據(jù)傳送D. 改變程序執(zhí)行的順序3. 單地址指令中為了完成兩個數(shù)的算術(shù)運算，除地址碼指明的一個操作數(shù)外，另一個數(shù)常需采用。A.堆棧尋址方式 B 立即尋址方式C 隱含尋址方式 D 間接尋址方式4. 指令系統(tǒng)中采用不同尋址方式的目的是（）。A. 提供擴展操作碼的可能并降低指令譯碼難度B. 可縮短指令字長，擴大尋址空間，提高編程

16、的靈活性C. 實現(xiàn)程序控制D. 三者都正確5. 某機器指令字長為16位，主存按字節(jié)編址，取指令時，每取一個字節(jié)PC自動加1。當前指令地址為2000H,指令內(nèi)容為相對尋址的無條件轉(zhuǎn)移指令，指令中的形式地址為40耳那么取指令后及指令執(zhí)行后 PC內(nèi)容為（）。轉(zhuǎn)移指令中PC=2字節(jié)2000H+PC2000H+PC+40HA. 2000H ， 2042HB. 2002H，2040HC. 2002H，2042HD. 2000H，2040H6. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為 。A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址7. 下列關(guān)于RISC說法中，錯誤的是（）。A. RIS

17、C普遍采用微程序控制器B. RISC大多數(shù)指令在一個時鐘周期內(nèi)完成C. RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D. RISC的指令數(shù)、尋址方式和指令合適種類相對于CISC少8. 假設寄存器R中的數(shù)值為200,主存地址為200和300的地址單元中存放的內(nèi)容分別為300和400, 9（）方式下訪問到的操作數(shù)為200。A.直接尋址200B.寄存器間接尋址（R）C.存儲器間接尋址（200） D.寄存器尋址 R9. 指令格式是指令用A.表示的結(jié)構(gòu)形式,通常格式中由操作碼字段和B.地址碼字段組成。10. 條件轉(zhuǎn)移、無條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程序、中斷返回指令都屬于A.程序控制 類指令，這類指令在指令格

18、式中所表示的地址不是B.操作數(shù)的地址，而是C.下一條指令的地址。11. RISC機器一定是A.流水CPU,但后者不一定是RISC機器，奔騰機屬于B.CISC機器。12. 堆棧是一種特殊的 A.數(shù)據(jù)尋址方式，它采用B.先進后出 原理。按構(gòu)造不同，分為寄存器堆棧和C.存儲器堆棧。13. 若機器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內(nèi)尋找，畫出該機器的指令格式。與16題相同14. 用16kX 8位的SRAM芯片構(gòu)成64KX 16位的存儲器，要求畫出該存儲器的組成邏輯框圖。按大小來看，一共需要16塊DRAM芯片，將每四塊分為一組，形成32位的數(shù)據(jù)寬度，根據(jù)該儲存容

19、量大小一共需要 16位地址線（可以根據(jù)儲存容量除以數(shù)據(jù)寬度來確定）。將地址線的低14位作為全部 DRAM芯片的地址，然后將高 2位作為組片選信號，即選擇各組輸出的 32位數(shù)據(jù)。15. 指令格式結(jié)構(gòu)如下所示，試分析指令格式特點。1512 119 86 53 20,OP尋址方式寄存器尋址方式寄存器源地址増目標地址16. 若機器字長36位，采用三地址格式訪存指令，共完成54種操作，操作數(shù)可在1K地址范圍內(nèi)尋找，畫出該機器的指令格式。6 10 10 10OPaddr1addr2Addr2其中0P 6位操作碼可完成54中操作；Addrl 10位第一操作數(shù)地址尋址范圍為1KAddr210位第二操作數(shù)地址尋

20、址范圍為1KAddr310位第三操作數(shù)地址尋址范圍為1K完成一條加法指令共需訪問 4次存儲器：第一次取指令；第二取第一操作數(shù); 第三次取第二操作數(shù)；第四次存放結(jié)果。第五章中央處理器1. 為了便于實現(xiàn)多級中斷，保存現(xiàn)場信息最有效的方式是采用 。A.通用寄存器B.堆棧C.存儲器D.外存2. 描述流水CPU基本概念中，正確表述的句子是 。A. 流水CPU是以空間并行性為原理構(gòu)造的處理器B. 流水CPU- -定是 RISC機器C. 流水CPU定是多媒體CPUD. 流水CPU是一種非常經(jīng)濟而實用的時間并行技術(shù)3. 由于CPU內(nèi)部的操作速度較快，而 CPU訪問一次主存所花的時間較長，因此機器周期通常用來規(guī)

21、定。A.主存中讀取一個指令字的最短時間B .主存中讀取一個數(shù)據(jù)字的最長時間C. 主存中寫入一個數(shù)據(jù)字的平均時間D .主存中取一個數(shù)據(jù)字的平均時間4微程序控制器中，機器指令與微指令的關(guān)系是 。A. 每一條機器指令由一般微指令編成的微程序來解釋執(zhí)行B. 每一條機器指令由一條微指令來執(zhí)行C. 一段機器指令組成的程序可由一條微指令來執(zhí)行D. 條微指令由若干條機器指令組成5. 指令周期是指。A. CPU從主存取出一條指令的時間B . CPU執(zhí)行一條指令的時間C. CPU從主存取出一條指令加上執(zhí)行這條指令的時間D.時鐘周期時間6. 中斷向量地址是。A.子程序入口地址B.中斷服務例行程序入口地址C.中斷服務

22、例行程序入口地址的指示器D .中斷返回地址7. CPU主要包括。A.控制器B.控制器、運算器、cacheC.運算器和主存D. 控制器、ALU和主存1. 下列寄存器中，匯編語言程序員可見的是（）A.存儲器地址寄存器(MAR)B.程序計數(shù)器(PC)C.存儲區(qū)數(shù)據(jù)寄存器(MDR)D.指令寄存器(IR)5.在一條無條件跳轉(zhuǎn)指令的指令周期內(nèi)，PC的值被修改()次A.1B.2C.3D.無法確定7.以下關(guān)于計算機系統(tǒng)中的概念，正確的是()。I .CPU中不包含地址譯碼器n .cpu中程序計數(shù)器中存放的是操作數(shù)地址川.CPU中決定指令執(zhí)行順序的是程序計數(shù)器w.在CPU中狀態(tài)寄存器對用戶是完全透明的A.I、川B

23、.川、wc.n、川、 wD. I、川、 w8. 計算機工作的最小時間周期是（）。A.時鐘周期B.指令周期C.CPU周期D.工作脈沖9. 由于CPU內(nèi)部操作速度較快，而CPU訪問一次存儲器的時間較長，因此機器周期通常由（）來確定。A.指令周期B.存取周期C.間址周期D.中斷周期10. 計算機的執(zhí)行速度與（）有關(guān)。A.主頻B.主頻、平均機器周期C.主頻、平均機器周期和平均指令周期D.都不對11. 硬布線控制器與微程序控制器相比（）。A. 硬布線控制器的時序系統(tǒng)比較簡單B. 微程序控制器的時序系統(tǒng)比較簡單C. 兩者的時序系統(tǒng)復雜程度相同D. 可能是硬布線控制器的時序系統(tǒng)比較簡單，也可能是微程序控制器

24、的時序系統(tǒng)比較 簡單12. 微程序控制器中，控制部件向執(zhí)行部件發(fā)出的某個控制信號稱（）A. 微程序B. 微指令C. 微操作D. 微命令13. 下列描述流水 CPU基本概念正確的句子是（）。A. 流水CPU是以空間并行性為原理構(gòu)造的處理器B. 流水CPU- -定是 RISC機器C. 流水CPU定是多媒體CPUD. 流水CPU是一種非常經(jīng)濟而實用的時間并行技術(shù)14. 某計算機的指令流水線由四個功能段組成，指令流經(jīng)各功能段的時間（忽略各功能段之間的 緩存時間）分別是90ns、80ns、70ns和60ns ,則該計算機的 CPU時鐘周期至少是 （）。A. 90ns B.80nsC.70nsD.60ns

25、15. 說明指令周期、機器周期、時鐘周期之間的關(guān)系。答：指令周期是指取出并執(zhí)行一條指令的時間，指令周期常常用若干個CPU周期數(shù)來表示；CPU周期也稱為機器周期；而一個CPU周期又包含若干個時鐘周期（也稱節(jié)拍脈沖或T周期）。16. CPU結(jié)構(gòu)如圖所示，其中一個累加寄存器AC 一個狀態(tài)條件寄存器和其它四個寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。（1）標明圖中四個寄存器的名稱。（2）簡述指令從主存取到控制器的數(shù)據(jù)通路。 數(shù)據(jù)在運算器和主存之間進行存/取訪問的數(shù)據(jù)通路。17.舉出三種中斷向量產(chǎn)生的方法。答：（1 ）由編碼電路直接產(chǎn)生；（2） 由硬件產(chǎn)生一個“偏移量”再加上CPU某寄

26、存器里存放的基地址；（3）向量地址轉(zhuǎn)移法：由優(yōu)先級編碼電路產(chǎn)生對應的固定地址碼，其地址中存放的是轉(zhuǎn)移 指令通過轉(zhuǎn)移指令可以轉(zhuǎn)入設備各自的中斷服務程序入口18. 用時空圖法證明流水 CPU比非流水CPU具有更高的吞吐率。19. 指令和數(shù)據(jù)均存放在內(nèi)存中，CPU如何從時間和空間上區(qū)分它們是指令還是數(shù)據(jù)？答：從時間上講，取指令時間發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。從空間上講，從內(nèi)存讀出指令流流向控制器（指令寄存器），從內(nèi)存讀出數(shù)據(jù)流流向運算器（通用寄存器）。20. CPU響應中斷應具備哪些條件？答：（1 ）有中斷請求INTR ；（2）CPU 允許中斷（IF=1）；（3）無 DMA 請

27、求 DMAR;（4 ） 一條指令執(zhí)行結(jié)束。第六章總線1.同步控制是。A.只適用于CPU控制的方式B只適用于外圍設備控制的方式C.由統(tǒng)一時序信號控制的方式D所有指令控制時間都相同的方式2. 異步控制常用于作為其主要控制方式。.微型機的CPU控制中微程序控制器中D .多總線系統(tǒng)A.在單總線結(jié)構(gòu)計算機中訪問主存與外圍設備時BC.組合邏輯控制的 CPU中D3. 從信息流的傳送效率來看， 工作效率最低。4.系統(tǒng)總線中地址線的功能是A.用于選擇主存單元地址C.用于選擇外存地址5.多總線結(jié)構(gòu)的計算機系統(tǒng)采用A.多口存儲器BA三總線系統(tǒng)B.單總線系統(tǒng) C 雙總線系統(tǒng)B. 用于選擇進行信息傳輸?shù)脑O備D. 用于指

28、定主存和I/O設備接口電路的地址方法，對提高系統(tǒng)的吞吐率最有效。.提高主存的速度C. 交叉編址多模存儲器D .高速緩沖存儲器6. 在總線上，同一時刻（）。A. 只能有一個主設備控制總線傳輸操作B. 只能有一個從設備控制總線傳輸操作C. 只能有一個主設備和一個從設備控制總線傳輸操作D. 可能有多個主設備控制總線傳輸操作7. 系統(tǒng)總線是用來連接（）。A.寄存器和運算器部件B.運算器和控制器部件C.CPU主存和外部設備D.接口和外部設備解析：按總線的連線類型不同，總線可分為： 芯片級總線（CPU內(nèi)部總線）：連接CPU內(nèi)部運算器、控制器、寄存器等的數(shù)據(jù)通路。扳級總線：連接主板中的 CPU和主存等部 件

29、，也稱局部總線。 系統(tǒng)總線是用來連接系統(tǒng)內(nèi)各大功能模塊或設備。8. 在某計算機系統(tǒng)中，各個主設備得到總線使用權(quán)的機會基本相等，則該系統(tǒng)采用的總線判優(yōu)控制方式可能是（）。I.鏈路查詢方式n .計數(shù)器定時查詢方式川.獨立請求方式A.只能I,其余都不可能b. n和川都有可能，i不可能C.只能n,其余都不可能d. i、n、川都有可能9. 下列選項中的英文縮寫均為總線標準的是（）A. PCI、CRT USB EISAB. ISA、CPI、VESA EISAC. ISA、SCSI、RAM MIPSD. ISA、EISA、PCI、PCI-Express10. 下列總線標準中是串行總線的是（）A.PCIB.U

30、SBC.EISAD.ISA11. 下列不屬于計算機局部總線的是（）。A. VESA B. PCIC. AGP（系統(tǒng)中線中的圖形）D. ISA12. 下列關(guān)于USB總線特征的描述中，錯誤的是（）A. 可實現(xiàn)外設的即插即用和熱插拔B. 可通過級聯(lián)方式連接多級外設C. 是一種通信總線，可連接不同外設D. 同時可傳輸2位數(shù)據(jù)，數(shù)據(jù)傳輸率高13. 為了解決多個 A.主設備同時競爭總線 B.控制權(quán)，必須具有 C.總線仲裁部件。14. 總線的一次信息傳送過程大致分哪幾個階段？若采用同步定時協(xié)議，畫出讀數(shù)據(jù)的同步 時序圖。15. 說明總線結(jié)構(gòu)對計算機系統(tǒng)性能的影響。16. 某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)據(jù)，假設一個總線周期等于一個時鐘周期，總線時鐘頻率為 33MHz求總線帶寬是多少？17何謂“總線仲裁”？ 一般采用何種策略進行仲裁，簡要說明它們的應用環(huán)境。18.試畫出三總線系統(tǒng)的結(jié)構(gòu)圖。第七章輸入/輸出系統(tǒng)1.在集中式總線仲裁中A.鏈式查詢C.獨