完整word版計算機組成原理復習要點復習必過

1、題型分布計算機組成原理復習要點選擇題20分；填空題30分；判斷題10分；計算題20/25分；簡答題20/15分二、每章重點內(nèi)容第一章概述1、什么是計算機組成I輸入設(shè)備命請H-令求T輸出設(shè)備1設(shè)備級組成 版塊級組成 芯片級組成 元件級組成mi控制-器物理組成邏輯組成設(shè)備級組成 寄存器級組成2、諾依曼體系結(jié)構(gòu)計算機的特點（1）（2）（3）硬件由五大部份組成（運算器、控制器、 軟件以2#表示。米用存儲程序所有的程序預先存放在存儲器中，此為計算機高速自動的基礎(chǔ); 存儲器采用一維線性結(jié)構(gòu)；指令采用串行執(zhí)行方式。 控制流（指令流）驅(qū)動方式；非諾依曼體系結(jié)構(gòu)計算機存儲器、輸入設(shè)備、輸出設(shè)備）（4）數(shù)據(jù)流計算

2、機 多核（芯）處理機的計算機 3、計算機系統(tǒng)的層次結(jié)構(gòu)（1）從軟、硬件組成角度劃分層次結(jié)構(gòu)數(shù)學模型、算法 應用程宇系統(tǒng)分析級 用戶程序級作為軟件蛍源的應用程序語言址理程序撫作系統(tǒng)操作系統(tǒng)級機器語言（指令系統(tǒng)傳統(tǒng)機器級鍛程序級既程序控制器硬連邏輯部件（2）從語言功能角度劃分的層次結(jié)構(gòu)虛擬機：通過軟件配置擴充機器功能后， 所形成的計算機，實際硬件并不具備相 應語言的功能。第二章數(shù)據(jù)表示1、各種碼制間的轉(zhuǎn)換及定點小數(shù)和定點整數(shù)的表示范圍（1）原碼：計算規(guī)則：最高位表示符號位；其余有效值部分以2#的絕對值表示。如：（+0.1011）原=0.1011;（ -0.1001）原=1.1001（+1011）原

3、 =01011;（-1001 ）原=11001注意：在書面表示中須寫出小數(shù)點，實際上在計算機中并不表示和存儲小數(shù) 點。原碼的數(shù)學定義若定點小數(shù)原碼序列為X0.X1X2.Xn共n+1位數(shù)，貝X 原=X當 1 X 0X 原=1-X=1+|x|當 0X-1若定點整數(shù)原碼序列為X0X1X2.Xn共n+1位數(shù)，貝X 原=X當 2n X 0X 原=2n-X=2n+|x|當 0X-2n說明：在各種碼制（包括原碼）的表示中需注意表示位數(shù)的約定，即不同的位數(shù)表示結(jié)果不同，如：以5位表示，則（-0.1011）原=1.1011以 8 位表示，則（-0.1011）原=1.10110000的原碼有二種表示方式：小數(shù)：（

4、+0.0000）原=0.0000，（-0.0000）原=1.0000整數(shù)：（+00000）原=00000，（-00000）原=10000符號位不是數(shù)值的一部分，不能直接參與運算，需單獨處理。約定數(shù)據(jù)位數(shù)的目的是約定數(shù)據(jù)的表示范圍，即：小數(shù)：-1 X 1整數(shù)：-2n X X 0X 反=(2-2-n) +X當 0X-1若定點整數(shù)反碼序列為X0X1X2.Xn共n+1位數(shù)，貝X 反=X當 2n X 0X 反=(2n -1) +X 當 0X- 2n(3) 補碼：計算規(guī)則：正數(shù)的補碼與原碼同；負數(shù)的補碼是反碼的最低加1。如：正數(shù)：(+0.1011)原=(+0.1011)反=(+0.1011)補=0.101

5、1;負數(shù)：(-0.1001)原=1.1001(-0.1001)反=1.0110(-0.1001)補=1.0111數(shù)學定義(X)補=M+X (MOD M )其中：M表示模，即容器的最大容量。若定點小數(shù)補碼序列為 X0.X1X2.Xn共n+1位數(shù)，則 M=2 ;若定點整數(shù)補碼序列為 X0X1X2.Xn共n+1位數(shù)，則 M= 2n+12、為什么計算機中數(shù)值類型的數(shù)據(jù)以補碼表示補碼的符號位是數(shù)值的一部分，可以參與運算。0的補碼表示具有唯一性。補碼的表示范圍比原碼、反碼大。3、常見尋址方式的特點(1) 尋址方式：獲得指令或操作數(shù)的方式。(2) 指令尋址：由程序計數(shù)提供即將要執(zhí)行的指令的地址。(3) 操作

6、數(shù)尋址：與具體的尋址方式有關(guān)。操作數(shù)尋址方式應說明是源操作數(shù) 還是目標操作數(shù)的尋址方式。4、采用多種尋址方式的目的(縮短指令長度，擴大尋址空間，提高編程靈活性) 縮短指令長度，擴大尋址空間,提高編程的靈活性。5、如何減少指令中地址數(shù)的方法采用隱地址(隱含約定)可以簡化指令地址結(jié)構(gòu)，即減少指令中的顯地址數(shù)。6、外設(shè)的編址方式(在任何一種方式每個外設(shè)都有一個獨立的地址)I/O是看作是主存的延伸。(1) I/O與主存統(tǒng)一編址，即(2) I/O與主存單獨編址：I/O只有一個地址。I/O有多個地址。I/O編址到設(shè)備級，即一個I/O編址到寄存級，即一個7、指令系統(tǒng)優(yōu)化的趨勢(CISC、RISC)(1) C

7、ISC(復雜指令系統(tǒng)計算機)從編程角度出發(fā)，希望指令系統(tǒng)中包含的指令盡可能多， 每條指令中的操作信息 盡可能多。該類指令系統(tǒng)一般包含 300-500指令。為提高機器效率，采用了向量 化、超標量、超長指令字等技術(shù)。（2）指令系統(tǒng)的發(fā)展趨勢早期：面向用戶編程，采用CISC技術(shù)現(xiàn)代：面向系統(tǒng)、向高級語言靠近，采用 RISC技術(shù)（3）實際上CISC和RISC均是當前的發(fā)展（優(yōu)化）趨勢1、存儲器的按工作原理和存取方式的分類（1） 物理原理分類：A、磁芯B、半導體存儲器 C、磁表面存儲器D、光盤存 儲器E、其它存儲器（2） 存取方式的劃分：A、隨機存取存儲器（RAM ） B、只讀存儲器（ROM） C、順序

8、存取存儲器（SAM ） D直接存取存儲器（DAM ）2、存儲器的三級層次結(jié)構(gòu)及各層次的功能（1）第三章存儲器主存:基本要求：隨機訪問、工作速度快、具有一定容量； 功能：存放當前執(zhí)行的指令和數(shù)據(jù)。(2)外存:基本要求：容量大、成本低、一定的速度功能：長期保存數(shù)據(jù)；作為主存的外援存儲器。 外存也可采用多級存儲結(jié)構(gòu)。cache基本要求：速度足夠快、一定容量功能：CPU與主存的緩沖，匹配主存與 CPU的速度。 內(nèi)容：是當前主存中最活躍數(shù)據(jù)的副本。內(nèi)容形成的依據(jù)： 程序局部性原理：時間和空間局部性。3、靜態(tài)與動態(tài)存儲器間的區(qū)別、動態(tài)存儲器為什么還需要刷新及刷新有分類（1）根據(jù)信息表示方式分為：動態(tài)存儲器

9、（DRAM）:以電容中的電荷表示信息，需動態(tài)刷新； 靜態(tài)存儲器（SRAM）:以雙穩(wěn)態(tài)信息。（2）需動態(tài)刷新：因為動態(tài)存儲器是依靠電容上的存儲電荷暫存信息，而 電容上存儲的電荷會逐漸減變?nèi)跛孕枰⑿隆＃?）刷新的分類：A、集中刷新B、分散刷新C、異步刷新。4、校驗碼：奇偶、循環(huán)校驗碼（CRC ）計算（1）奇/偶校驗：奇/偶校驗：使校驗碼中“1”的個數(shù)和為奇/偶數(shù),主要用于主存校驗。例：有效信息：01101011,則011010110011010111奇校驗碼： 偶校驗碼：（2）循環(huán)校驗碼 A、編碼原理：除數(shù)G （生成多項式）現(xiàn)假設(shè)有： 有效信息：M ;有：M/G=Q+R/G此時，可選擇R作為校

10、驗位，則MR即為校驗碼。B、校驗原理：(M-R) /G=Q+0/G說明：以接收到的校驗碼除以約定的除數(shù)，若余數(shù)為0,則可認為接收到的數(shù)據(jù)是正確的。例：有效信息1101，生成多項式樣1011，求循環(huán)校驗碼 解：有效信息 1101(k=4),g卩 M(x)=x3+x2+x0生成多項式 1011(r+1=4，即 r=3),即 G(x)=x3+x1+x0M(x) x3=x6+x5+x3，即 1101000 (對 1101 左移三位)1101001校驗過程1111M(x) x3/G(x)=1101000/1011=1111+001/1011 即1010的CRC是：計算過程1011 m 011001 釦w

11、 1100 1011 1110101?000余數(shù)為0011011 11101000eioii iioT釦011 11101010余數(shù)為001循環(huán)校驗碼的來源余數(shù)與出錯序號間處理存在對應模式，該模式只與只與碼制和生成多項式有關(guān)， 與具體的碼字無關(guān)。生成多項式滿足的條件：任一位發(fā)生錯誤都應使余數(shù)不為 0; 不同的位發(fā)生的錯誤余數(shù)應不同。用的生成多項式：CCITT: G(x)=x16+x15+x2+1IEEE： G(x)=x16+x12+x5+15、存儲器的擴展(1) 位擴展：例：2KX 4芯片組成2K X 8特點：(1) 片選信號連接在一起，二個芯片分別提供高低位的數(shù)據(jù)；(2) 芯片的地址線直接與

12、AB按位連接。(2) 字擴展例: 2KX 4芯片組成4KX 4特點：AB高位地址通過譯碼形成芯片的片選信號； AB低位地址通過譯碼連接芯片的低位地址；(3) 綜合擴展例：4KX 4芯片組成16KX 86、數(shù)據(jù)傳輸率的計算R=cpu主頻(單位bps)7、提高存儲性能(速度、容量)的措施A、雙端口存儲器,B、并行主存系統(tǒng)C、高速緩存D、虛擬存儲E、相聯(lián)存 儲技術(shù)等。8、高速緩存的功能及替換算法(1) 高速緩存的功能：提供的是cpu與內(nèi)存的一個緩存。訪問cache次數(shù)(2) 替換算法：1先進先出算法(FIF0)2近期最少使用算法(LRU)p命中率=N訪問總次數(shù)(訪問內(nèi)存 數(shù)+訪問cache次數(shù))9、

13、 Cache與內(nèi)存在直接映像方式中怎樣將內(nèi)存地址轉(zhuǎn)換為Cache地址A、直接映像B、全相聯(lián)映像C、組相聯(lián)映像。10、虛擬存儲器的分類A、頁式虛存儲器B、段式虛擬存儲器C、段頁式虛擬存儲器。及溢出的解決方法、正負溢出的概念需表示的數(shù)據(jù)或運算結(jié)果超出了正常表示范圍 多符號位；1、為什么會產(chǎn)生溢出、(1)(2)(3)(4)第四章CPU產(chǎn)生溢出的原因： 溢出的解決方法： 正溢出：兩個正數(shù)相加而絕對值超出允許的表示范圍; 負溢出：兩個負數(shù)相加而絕對值超出允許的表示范圍。2、補碼加減法的依據(jù)X補+Y補=(X+Y)補 和 X補-Y補=X補+(-Y)補。3、串行和并行加法的原理串行加法原理如下：C1= G1

14、+P1C0 ;其中 C0=0C2= G2 +P 2C1Cn= Gn +PnCn-1刀 i=Ai Bi Ci-1 并行加法原理如下：C1 = G1 +P1C0C2 = G2 +P 2C1= G2 +P 2G1 +P2P1C0C3 = G3 +P 3C2= G3 +P 3G2 +P3P 2G1 +P3P2P1C0C4 = G4 +P 4C3=G4 +P 4G3 +P4P 3G2 +P4P3P 2G1+ P4P3P2P1C0而刀 i=Ai Bi Ci-1 .4、一位原碼乘法的計算及運算特點(1) 數(shù)學原理：兩個原碼數(shù)相乘，其乘積的符號為相乘兩數(shù)符號的異或值，數(shù)值等于兩數(shù)絕對 值之積。假設(shè)X原=X0.

15、X1X2.Xn ,Y原=Y0.Y1Y2.Yn，則有：X Y原=(X0 Y0).(X1X2.Xn) - (Y1Y2.Yn)算法：假設(shè)X=0.X1X2.Xn , Y=0.Y1Y2.Yn，即均為正純小數(shù)X Y= X 0.Y1Y2.Yn=X (2-1Y1+2-2Y2+.+2-n+1Yn-1+2-nYn )=X (2-nYn+2-n+1Yn-1+.+2-2Y2+2-1Y1 )=(.(0+ Yn X)2-1+ Yn-1X)2-1)+.)+Y2X)2-1)+Y1X)2-1)根據(jù)上述計算過程，可得算法如下：A0=0A1= (A0+YnX)2-1A2= (A1+ Yn-1X)2-1An-仁(An-2+Y2X)2

16、-1An = (An-1+Y1X)2-1 積 X Y=An也噫薔飪2釦：X=o 1101,Y=0 1011,(Y Y)解：累加和A=OD.CiOOO 防止淆岀采用雙捋號）采用雙將號也）；乘S!C=|Y|=.1O11(11)條件C4=1操柞+eSa.oooa00.1101nil判斷拉CnC400.1101T00.01101.W1C3C3=1+B+ 00.110101 001100.100111.10C2C2=000.0100111.1C14)C1=1+B+ 00.1101披乘數(shù)業(yè)pq二glim 與A同.01 0001001CX101111涉數(shù)磊件操柞A00.0000c .0101判斷l(xiāng)ien C

17、4(1)G40T00.00000.010C3C3=1+ 0+ 00.101100.1011T00.010110.01C2C2=1+ B+ 00 101101 IWIT00 1000OdO QClC1-0T00.01000010.苻號位=xjYf=iei=o 讓積的維對值存的在AG中 因此，（TY）原e0100 lOflIO例2: X=-0.1011,Y=-a0110,求(Y Y)廉 被乘數(shù) B=|X|=00.i011.乘數(shù) C-|V|=01 W咨綿4衍銘孚fL TXoMe Ctf&rffr 解：S?JeKA=OO.OOOO.（3）運算特點 符號位和絕對值分別獨立運算。5、主機與外設(shè)間的連接方式

18、（1）輻射型（2）總線型（3）通道型6、數(shù)據(jù)傳送方式（1）以打印機為例說明中斷方式數(shù)據(jù)的傳輸過程（2）DMA方式的特點及應用DMA方式的特點：傳送速率快，操作簡單；應用：高速外部設(shè)備與主存儲 器之間的簡單批量數(shù)據(jù)傳送。中斷的響應過程、區(qū)別中斷處理與中斷服務7、中斷的響應過程、區(qū)別中斷處理與中斷服務置位中斷優(yōu)先級有效觸發(fā)器，即關(guān)閉同級和低級 中斷：調(diào)用入口地址，斷點入棧，相當于 LCALL指令； 進入中斷服務程序。（1）中斷的響應過程（2）中斷處理就是執(zhí)行中斷服務程序，從中斷入口地址開始執(zhí)行，直到返回指 令（RETI）為止。此過程一般包括三部分內(nèi)容，一是保護現(xiàn)場，二是處理中斷源的 請求，三是恢復

19、現(xiàn)場。（3）中斷服務是要完成處理的事務，用戶根據(jù)需要編寫中斷服務程序，程序中 要注意將主程序中需要保護的寄存器內(nèi)容進行保護8、控制器的功能CPU內(nèi)部控制功能的寄存器及相應的功能 硬件系統(tǒng)時序?qū)哟蔚膭澐旨案鲗哟未蔚暮x控制器的分類及各自的優(yōu)缺點 指令流程（MOV和運算類雙操作數(shù)指令） 微程序控制器的基本思想PC:程序計數(shù)器，用來指示指令在存儲器中的存放位置。IR：指令寄存器，用來存放當前正在執(zhí)行的指令，它的輸出包括操作信息、 地址信息等。PSW:程序狀態(tài)寄存器，用來記錄現(xiàn)行程序的運行狀態(tài)和指示程序的工作9、CPU內(nèi)部控制功能的寄存器及相應的功能（1）（2）方式。10、(1)（2）（3）（4）11

20、、（1）硬件系統(tǒng)時序?qū)哟蔚膭澐旨案鲗哟未蔚暮x指令周期：執(zhí)行一條指令所需的時間，一般由若個個機器周期（工作周期） 組成，是從取指令、分指令到執(zhí)行指令完所需的全部時間。工作周期：完成一個階段性的任務所需時間。時鐘周期：完成一個基本操作所需時間。定時脈沖：啟停控制邏輯的時鐘脈沖。（工作脈沖：決定一個周期的長短） 控制器的分類及各自的優(yōu)缺點組合邏輯控制A、優(yōu)點：思路簡單、可用于實現(xiàn)任一指令系統(tǒng)。B、缺點：*控制器的核心零亂、繁瑣，設(shè)計效率低，檢查調(diào)試困難。 *不易擴展和修改。（2）微程序控制A、優(yōu)點：*用規(guī)整的存儲邏輯結(jié)構(gòu)代替硬連邏輯，有利于設(shè)計自動化。*易于修改與擴展，靈活，通用性強。*適用性作素

21、列機的控制器。*可靠性高，易于診斷與維護。B、缺點：*速度慢，效率低。*由于增加了相關(guān)的微程序控制部件，成本較高。12、指令流程（MOV和運算類雙操作數(shù)指令）（1）MOV三、MOM指令1, FTFTO： M-IR、PC+1-*PC節(jié)拍R(R)n（立即）悝+X(R)ST0ST1ST2ST3ST-1R T1ARM MDR -CPC 1-PC【-MDR R+1-R C-tAKPr-MAK M JIDR PC-l-PC RmAK2. ST： E關(guān)操件數(shù)的尋址方式 指令流程：若睥數(shù)在內(nèi)存中， 則取到C：若源數(shù)在R中.則省 疇.3、DT由目的操作數(shù)的尋址方式確定 DT的指令流程：若目的數(shù)在內(nèi)存中，則將目

22、的數(shù)的地址送到MAR ;若目的數(shù)在R中，則省略。節(jié)拍R(R)n（立即）緘R”X(R.)DT0DT1DT2DT3RT1AR無EWAR R+L-RPCMAR PC+l-PC M-VDR-D R+DMAR4、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可在R中（SR）或內(nèi)存中（SR）;目的數(shù)可在R中（DR）或內(nèi)存中（DR）。由源數(shù)和目的數(shù)的位置可以有下列四種類型：節(jié)拍SR - DRSR - DR岳-DRFTOETlET2R漓-R目前 PC-MARR -mIIDRTPCMARC ”R PCMARC-VDRMFIAK（2）雙操作數(shù)指令包括：ADD、SUB、OR、AND、EOR

23、。雙操作數(shù)指令的FT和ST的流程與MOV指令完全相同。下面只描述 DT及ET 的指令流程。1、DT由目的操作數(shù)的尋址方式確定 DT的指令流程：若目的數(shù)在內(nèi)存中，則將目的數(shù) 送到D;若目的數(shù)在R中，則省略。節(jié)拍R(R)11飢R) +X(R)DTO DTIDT20T3DT4RMARD無R-MAR R+lf R 1HDR 一 U n-MARM -IIDR -DPCVARPC-l-PC 【E|RTR+DMARM JIDR一 D2、ET由源操作數(shù)、目的操作數(shù)的尋址方式及操作碼共同確定ET的指令流程。源數(shù)可在R中（SR）或內(nèi)存中（SR）;目的數(shù)可在R中（DR）或內(nèi)存中（DR）。 由源數(shù)和目的數(shù)的位置可以有

24、下列四種類型。其中：Rs表示源寄存器；Rd表示目的寄存器。節(jié)拍SR DRSR DR斥*DRSR * DRETn ETlET2Ha or Rdf RdPCAKR OP【UDRMDR-lPC-1ARC OP R -KPCC OP ) TIDKHDSPCfMAR13、微程序控制器的基本思想（1）機器指令由微程序解釋；微程序由微指令組成，每條微指令中可包含多個 微命令；微命令控制實現(xiàn)微操作。（2）微指令以代碼（微碼）存儲在ROM中，該ROM稱為控制存儲器（CM ）。9、I/O系統(tǒng)1、總線的分類及接口的分類（1）總線的分類A、按據(jù)傳送格式分類：串行總線；并行總線B、按時序控制方式分類：同步總線；異步總線

25、(2)接口的分類A、按數(shù)據(jù)傳送格式劃分并行接口 ：接口與系統(tǒng)總線及I/O間均以并行方式傳送數(shù)據(jù)。 串行接口：接口與I/O間以串行方式，而與系統(tǒng)總線間以并行方式傳送數(shù)據(jù)。B、按時序劃分同步接口：與同步總線連接的接口，接口與系統(tǒng)總線間的數(shù)據(jù)傳送由統(tǒng)一的時序 信號(由CPU或?qū)ｉT的系統(tǒng)總線時序信號)控制。異步接口：與異步總線連接的接口，接口與系統(tǒng)總線間的傳送采用異步應答的工 作方式。C、按信息的傳送控制方式劃分中斷接口、DMA接口、磁盤存儲接口等。 *I/O 接口的基本功能(1) 尋址：將地址信息譯碼為I/O或接口中的寄存器的選中信號。(2) 數(shù)據(jù)傳送與緩沖(速度匹配)(3) 數(shù)據(jù)格式變換、電平變換

26、等預處理控制邏輯：接口對主機發(fā)送的命令字進行解釋，并將產(chǎn)生的操作命令發(fā)送給I/O ；將I/O及接口的狀態(tài)信息送回CPU。如在中斷接口中有中斷請求信號產(chǎn)生、 中斷 屏蔽、優(yōu)先排隊等部件。2、總線的概念及分時共享的含義、總線的組成cpu、總線(Bus)是計算機各種功能部件之間傳送信息的公共通信干線，它是由導線組成的 傳輸線束， 按照計算機所傳輸?shù)男畔⒎N類，計算機的總線可以劃分為數(shù)據(jù)總線、地址總線 和控制總線，分別用來傳輸數(shù)據(jù)、數(shù)據(jù)地址和控制信號?？偩€是一種內(nèi)部結(jié)構(gòu)，它是內(nèi)存、輸入、輸出設(shè)備傳遞信息的公用通道，主機的各個部件通過總線相連接，外部設(shè)備通過相應的接口電路再與總線相連接，從而形成了計算機硬

27、件系統(tǒng)。在計算機系統(tǒng)中，各個部件之間傳送信息的公共通路叫總線，微型計算機是以總線結(jié)構(gòu)來連接各個功能部件的。3、PCI總線的仲裁方式當多個設(shè)備競爭總線時，由總線仲裁器進行仲裁，在微機中就是南北橋芯片組。 仲裁方式分集中和競爭二種方式。(1)集中式仲裁： 分配原則是：優(yōu)先級高的設(shè)備可以剝奪優(yōu)先級低的設(shè)備的總線使用權(quán)。 當仲裁器接收到總線請求時，就發(fā)出總線授權(quán)信號。 設(shè)備的優(yōu)先級由設(shè)備和仲裁器的邏輯距離決定。當設(shè)備較多時，可米用分級仲裁方式。_宜線請求忡哉器H二級鏈式總線忡裁設(shè)備21級總錢請求m級總線請求，色繞授權(quán)|（2）競爭式仲裁分配原則：優(yōu)先級不同的設(shè)備同時申請總線，則分配給高優(yōu)先級的設(shè)備；先來

28、先占用：誰先搶占總線，只要該設(shè)備沒有釋放總線，則其它優(yōu)先級高的設(shè)備 不能強行占用總線。競爭式總鏡忡裁4、中斷接口的模型及工作過程 中斷接口的模型地址總銭彳設(shè)備選擇電路M 數(shù)搖總線両字寄存器I 數(shù)據(jù)總錢n玨季寄存器1 數(shù)據(jù)總線麗錢沖寄存器 庶冠控制邏輯半數(shù)據(jù)總踐IT中斷控制器IRQO（1）設(shè)備選擇電路是一個譯碼器，用于選擇接口中的某一個寄存器。（2）命令字寄存器用于接收CPU發(fā)送的命令字，一般用于初始化接口，如數(shù)據(jù)的輸入/出方向、 工作方式（R或W等。（3）狀態(tài)字寄存器用以記錄、反映設(shè)備與接口的運行狀態(tài)，作為 CPU執(zhí)行I/O程序的依據(jù)。(4) 數(shù)據(jù)緩沖寄存器 作為主機與I/O間數(shù)據(jù)傳送的緩沖。 其容量稱為緩沖深度。若對緩沖深度要求較高，則可采用半導體存儲器作為緩沖區(qū)。(5) 其它控制邏輯 接口不同，則該邏輯不同，屬接口中不規(guī)整的部分，一般有如下部分：A、中斷請求IRQ的產(chǎn)生B、與主機間的應答邏輯C、控制時序，包括振蕩電路、分頻電路。D、面向設(shè)備的某些特殊邏輯。如對機電性的設(shè)備所需的電機的啟動、停止、 正轉(zhuǎn)、反轉(zhuǎn)、加