B09050704李慧敏-序列檢測器1-副本_第1頁
B09050704李慧敏-序列檢測器1-副本_第2頁
B09050704李慧敏-序列檢測器1-副本_第3頁
B09050704李慧敏-序列檢測器1-副本_第4頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)

文檔簡介

1、洛陽理工學(xué)院實驗報告系部計算機與信息工程系班級學(xué)號姓名課程名稱PLD原理與應(yīng)用實驗日期11. 22實驗名稱基于狀態(tài)機序列檢測器的設(shè)計成績實驗?zāi)康模?、練習(xí)應(yīng)用QUARTUS開發(fā)環(huán)境2、用VHDL語言實現(xiàn)狀態(tài)機序列的檢測。實驗條件:裝有QUARTUS軟件的電腦實驗內(nèi)容與步驟:在QUARTUS開發(fā)環(huán)境下編寫程序,實現(xiàn)檢測一組串行二進制碼的功能,如果這組碼和檢測器中預(yù)先設(shè)置的碼相同,則輸出 1否則輸出 0在檢測過程中,任何一 位不相等都將回到初始狀態(tài)重新檢測。這組碼是11010011序列檢測11010011序列1. 編輯文件(1) 啟動 Quartus雙擊桌面上的Quartus U圖標(biāo)或單擊開始按扭

2、,啟動 Quartus U。(2) 編輯文件單擊標(biāo)題欄中的File New對話框,單擊 New對話框的Device Design Files 選項卡,選擇編譯文件的語言類型 VHDLFiles ,單擊OK,在其中輸入如圖所示的程序。1 - 1 SCHK工程的 VHDL程序輸入完成之后,單擊File Save As選項,將編輯的文本文件存在已建立的文件夾C:MATLAB16worSCHKF,存盤文件名應(yīng)該與 VHDL程序的實體名一致,即SCHK.vhd。2. 創(chuàng)建工程(1) 打開建立新工程向?qū)螕鬎ile New Project Wizard 菜單,出現(xiàn)新建工程向?qū)υ捒?,單?Next 按鈕,

3、在最上面的輸入框中輸入工作庫文件夾的地址,輸入C:MATLAB16workSCHK3. 編譯單擊標(biāo)題欄中的Processing Start Compilation選項,啟動全程編譯。4. 仿真(1) 建立波形文件單擊 File New選項,然后單擊 Other Files Vector Waveform File 選項。(2) 輸入信號節(jié)點單擊 View Utility Windows Node Finder 選項。在該對話框的 Filter 空白 欄中選Pins : all,然后點擊list 按鈕。(3) 編輯輸入波形,利用按鈕,分別給輸入管腳編輯波形。(4) 啟動仿真,單擊 Process

4、ing Start Simulation選項,即可啟動仿真器。4- 1 SCHK工程的的仿真波形在QUARTUS開發(fā)環(huán)境下編寫程序,實現(xiàn)檢測一組串行二進制碼的功能,如果這組碼和檢測器中預(yù)先設(shè)置的碼相同,則輸出 1否則輸出 0在檢測過程中,任何一 位不相等都將回到初始狀態(tài)重新檢測。這組碼是利用D觸發(fā)器搭建產(chǎn)生的15位m序列。M序列生成器單擊標(biāo)題欄中的File New對話框,單擊New對話框的Device Design Files Block Diagram/Schematic Files ,選好后單擊OK按鈕,并在其中畫出原理圖如下:5- 1M序列生成器單擊標(biāo)題欄中的Processing Sta

5、rt Compilation選項,啟動全程編譯。(1) 建立波形文件:仿真前必須建立波形文件,單擊File New選項,打開文件選擇窗口,然后單擊 Other Files 選項卡,選擇其中的 Vector Waveform File 選項。(2) 打開波形編輯器單擊0K按鈕,即出現(xiàn)空白的波形編輯器。(3) 輸入信號節(jié)點單擊 View Utility Windows Node Finder 選項。在該對話框的 Filter 空白 欄中選Pins : all ,然后點擊list 按鈕。在下方的Nodes Found窗口中會出現(xiàn)了 設(shè)計工程的所有端口管腳名。(4) 編輯輸入波形利用按鈕,分別給輸入管腳編輯波形。(5) 啟動仿真及閱讀仿真報告單擊標(biāo)題欄中的Processing Start Simulation選項,即可啟動仿真器。5- 2 生成的m序列觀察波形得 m序列為111101011001000實驗總結(jié):通過此次試驗,練習(xí)應(yīng)用 QUARTUS開發(fā)環(huán)境,以及用VHDI語言實現(xiàn)狀態(tài)機序列 的檢測。并進一步深入的分析了 VHDL語言的含義以及在程序中的作用,程序的含義也 深入的分析了一下,并學(xué)會了如何用程序去觀察仿真

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論