電工(下)第6章時序邏輯電路(2014)

1、第第6章章 時序邏輯電路時序邏輯電路電工和電子技術(shù)（下）電工和電子技術(shù)（下） 第第6章章 時序邏輯電路時序邏輯電路 6.1 雙穩(wěn)態(tài)觸發(fā)器雙穩(wěn)態(tài)觸發(fā)器 6.2 寄存器寄存器 6.3 計數(shù)器計數(shù)器 數(shù)字電路按照功能的不同分為兩類數(shù)字電路按照功能的不同分為兩類：組合邏輯電組合邏輯電 路；時序邏輯電路。路；時序邏輯電路。 時序邏輯電路的特點：時序邏輯電路的特點：由邏輯門、觸發(fā)器構(gòu)成，由邏輯門、觸發(fā)器構(gòu)成， 它在某一時刻的輸出狀態(tài)不僅與該時刻的輸入它在某一時刻的輸出狀態(tài)不僅與該時刻的輸入 信號信號 有關(guān)，有關(guān)，而且而且還與電路原來的輸出狀態(tài)有關(guān)。還與電路原來的輸出狀態(tài)有關(guān)。也就是時也就是時 序邏輯電路序

2、邏輯電路具有記憶功能具有記憶功能。 組合邏輯電路的特點：組合邏輯電路的特點：只由邏輯門電路組成，只由邏輯門電路組成， 它的輸出變量的狀態(tài)完全由當(dāng)時的輸入變量的組合狀它的輸出變量的狀態(tài)完全由當(dāng)時的輸入變量的組合狀 態(tài)來決定，而與電路原來的狀態(tài)無關(guān)，它態(tài)來決定，而與電路原來的狀態(tài)無關(guān)，它不具有記憶不具有記憶 功能功能。 觸發(fā)器是觸發(fā)器是時序邏輯電路時序邏輯電路的基本單元。的基本單元。 Q 1, 0 QQ 0,1 QQ(2) , 稱為稱為置位置位狀態(tài)狀態(tài)(1態(tài)態(tài)); 兩個輸入端兩個輸入端 和和 平時固定接高電位平時固定接高電位, 處于處于1態(tài)態(tài), 當(dāng)加當(dāng)加負脈負脈 沖沖后后, 由由1態(tài)變?yōu)閼B(tài)變?yōu)?態(tài)

3、態(tài)。 DS DR 基本基本RS RS 觸發(fā)器的邏輯式觸發(fā)器的邏輯式QRQQSQ DD, QRQQSQ D D, Q (2) 高位觸發(fā)器是在相鄰的低位觸發(fā)器從高位觸發(fā)器是在相鄰的低位觸發(fā)器從1變?yōu)樽優(yōu)?進位時翻轉(zhuǎn)。進位時翻轉(zhuǎn)。 由二進制加法計數(shù)器的狀態(tài)表可見由二進制加法計數(shù)器的狀態(tài)表可見: (1) 每來一個時鐘脈沖每來一個時鐘脈沖,最低位觸發(fā)器翻轉(zhuǎn)一次最低位觸發(fā)器翻轉(zhuǎn)一次; (2) 高位觸發(fā)器是在相鄰的低位觸發(fā)器從高位觸發(fā)器是在相鄰的低位觸發(fā)器從1變?yōu)樽優(yōu)?進位時翻轉(zhuǎn)。進位時翻轉(zhuǎn)。 可用四個下降沿可用四個下降沿JK 觸發(fā)器來組成異步四位二進制加法計數(shù)器，觸發(fā)器來組成異步四位二進制加法計數(shù)器， 如

4、下圖，如下圖，每個觸發(fā)器每個觸發(fā)器 J、K 端懸空，相當(dāng)于輸入為端懸空，相當(dāng)于輸入為1，故具有，故具有 計數(shù)功能。計數(shù)功能。 Q3 Q2Q0Q1 Q J K Q FF3 Q J K Q FF2 CP CP Q J K Q FF1 CP Q J K Q FF0 DR 清零清零 CP 計數(shù)脈沖計數(shù)脈沖 由于計數(shù)脈沖不是同時加到各觸發(fā)器，它由于計數(shù)脈沖不是同時加到各觸發(fā)器，它 們狀態(tài)的變換有先有后，因而是異步計數(shù)器。們狀態(tài)的變換有先有后，因而是異步計數(shù)器。 J RD K CP Q Q J RD K CP Q Q J RD K CP Q Q J RD K CP Q Q 1 計數(shù)輸入計數(shù)輸入 清零清零

5、Q0 Q1 Q2 Q3 345 61 27 89 10 11 12 1314 15 16 CP Q0 Q1 Q2 Q3 F0F1F2 F3 1 1 1 1 一個觸發(fā)器有兩個穩(wěn)態(tài)，一個觸發(fā)器有兩個穩(wěn)態(tài)，N個觸發(fā)器共有個觸發(fā)器共有2N個穩(wěn)態(tài)，若計數(shù)器個穩(wěn)態(tài)，若計數(shù)器 有有N個觸發(fā)器，稱該計數(shù)器為模數(shù)個觸發(fā)器，稱該計數(shù)器為模數(shù)2N計數(shù)器，計數(shù)容量是（計數(shù)器，計數(shù)容量是（2N-1） 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1

6、 0 0 0 0 CP 如果計數(shù)器仍由四個下降沿觸發(fā)如果計數(shù)器仍由四個下降沿觸發(fā)JK 觸發(fā)器組成，由二進制加觸發(fā)器組成，由二進制加 法計數(shù)器的狀態(tài)表可得出各位觸發(fā)器法計數(shù)器的狀態(tài)表可得出各位觸發(fā)器J、K 端的邏輯關(guān)系式：端的邏輯關(guān)系式： (1) 第一位觸發(fā)器第一位觸發(fā)器FF0 ，每來一個時鐘脈沖就翻轉(zhuǎn)一次，故，每來一個時鐘脈沖就翻轉(zhuǎn)一次，故J0=K0=1 ； (2) 第二位觸發(fā)器第二位觸發(fā)器FF1 ，在，在Q0=1時再來一個時鐘脈沖才翻轉(zhuǎn)，故時再來一個時鐘脈沖才翻轉(zhuǎn)，故 J1=K1= Q0 ； 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1

7、0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 Q3 Q2 Q1 Q0 十進十進 制數(shù)制數(shù) 二進制數(shù)二進制數(shù) 計數(shù)計數(shù) 脈沖數(shù)脈沖數(shù) 0 0 0 0 0 16 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 9 10 11 12 13 14 15 Q3 Q2 Q1 Q0 十進十進 制數(shù)制數(shù) 二進制數(shù)二進制數(shù) 計數(shù)計數(shù) 脈沖數(shù)脈沖數(shù) 0 1 2 3 4 5 6 7 8 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1

8、 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 0 1 2 3 4 5 6 7 8 Q3 Q2 Q1 Q0 十進十進 制數(shù)制數(shù) 二進制數(shù)二進制數(shù) 計數(shù)計數(shù) 脈沖數(shù)脈沖數(shù) 0 0 0 0 0 16 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 9 10 11 12 13 14 15 Q3 Q2 Q1 Q0 十進十進 制數(shù)制數(shù) 二進制數(shù)二進制數(shù) 計數(shù)計數(shù) 脈沖數(shù)脈沖數(shù) (3) 第三位觸發(fā)器第三位觸發(fā)器FF2 ，在，在Q1= Q0 = 1時，再來一個時鐘脈沖

9、時，再來一個時鐘脈沖 才翻轉(zhuǎn)，故才翻轉(zhuǎn)，故 J2=K2= Q1 Q0 ； (4) 第四位觸發(fā)器第四位觸發(fā)器FF3 ，在，在Q2 = Q1= Q0 = 1時，再來一個時鐘時，再來一個時鐘 脈沖才翻轉(zhuǎn)，故脈沖才翻轉(zhuǎn)，故 J3=K3= Q2 Q1 Q0 。 (3) 第三位觸發(fā)器第三位觸發(fā)器FF2 ，在，在Q1= Q0 = 1時，再來一個時鐘脈沖才翻轉(zhuǎn)，時，再來一個時鐘脈沖才翻轉(zhuǎn)， 故故 J2=K2= Q1 Q0 ； (4) 第四位觸發(fā)器第四位觸發(fā)器FF3 ，在，在Q2 = Q1= Q0 = 1時，再來一個時鐘脈沖時，再來一個時鐘脈沖 才翻轉(zhuǎn)，故才翻轉(zhuǎn)，故 J3=K3= Q2 Q1 Q0 。 由上述邏

10、輯關(guān)系可由上述邏輯關(guān)系可 得出同步二進制加得出同步二進制加 法計數(shù)器的邏輯圖法計數(shù)器的邏輯圖 Q Q FF3 Q Q FF2 Q Q FF1 Q Q FF0 Q3 Q2Q0Q1 DR CP J K J K J K J K 由下降沿觸發(fā)由下降沿觸發(fā)JK 觸發(fā)器組成的同步四位二進制加法計數(shù)器觸發(fā)器組成的同步四位二進制加法計數(shù)器 (1) 第一位觸發(fā)器第一位觸發(fā)器FF0 ，每來一個時鐘脈沖就翻轉(zhuǎn)一次，故，每來一個時鐘脈沖就翻轉(zhuǎn)一次，故J0=K0=1 ； (2) 第二位觸發(fā)器第二位觸發(fā)器FF1 ，在，在Q0=1時再來一個時鐘脈沖才翻轉(zhuǎn)，故時再來一個時鐘脈沖才翻轉(zhuǎn)，故 J1=K1= Q0 ； Q Q FF

11、3 Q Q FF2 Q Q FF1 Q Q FF0 Q3 Q2Q0Q1 DR CP J K J K J K J K 由下降沿由下降沿JK 觸發(fā)器組成的同步四位二進制加法計數(shù)器觸發(fā)器組成的同步四位二進制加法計數(shù)器 345 61 27 89 10 11 12 1314 15 16 CP Q0 Q1 Q2 Q3 1 1 1 1 0 1 1 1 1 0 1 1 0 0 1 1 1 1 0 1 0 1 0 1 1 0 0 1 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 0 0 0 0 計數(shù)計數(shù) 脈沖數(shù)脈沖數(shù) 二進制數(shù)二進

12、制數(shù)十進十進 制數(shù)制數(shù)Q3 Q2 Q1 Q0 0 1 2 3 4 5 6 7 8 9 10 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 1 2 3 4 5 6 7 8 9 進位進位 與二進制加法計數(shù)器與二進制加法計數(shù)器 比較，來第十個脈沖不是比較，來第十個脈沖不是 由由1001變?yōu)樽優(yōu)?010，而是恢，而是恢 復(fù)復(fù)0000。如果仍由四個下。如果仍由四個下 降沿觸發(fā)降沿觸發(fā)JK 觸發(fā)器組成。觸發(fā)器組成。 J、K 端的邏輯關(guān)系式應(yīng)作端的邏輯關(guān)系式應(yīng)作 如下修改：如

13、下修改： (1) 第一位觸發(fā)器第一位觸發(fā)器FF0 ，每，每 來一個時鐘脈沖就翻轉(zhuǎn)一來一個時鐘脈沖就翻轉(zhuǎn)一 次，故次，故J0=1， K0=1 ； (2) 第二位觸發(fā)器第二位觸發(fā)器FF1 ，在，在 Q0=1時再來一個時鐘脈沖才時再來一個時鐘脈沖才 翻轉(zhuǎn)，但在翻轉(zhuǎn)，但在Q3=1時不得翻轉(zhuǎn)，時不得翻轉(zhuǎn)， 故故 ，K1= Q0 ； 301 QQJ (3) 第三位觸發(fā)器第三位觸發(fā)器FF2 ，在，在Q1 = Q0=1時再來一個時鐘脈沖翻轉(zhuǎn)，時再來一個時鐘脈沖翻轉(zhuǎn)， 故故 J2= Q1 Q0 ，K2= Q1 Q0 ； (4) 第四位觸發(fā)器第四位觸發(fā)器FF3 ，在，在Q2 = Q1= Q0 = 1時再來一個時鐘

14、脈沖時再來一個時鐘脈沖 才翻轉(zhuǎn)，當(dāng)來第十個脈沖時應(yīng)由才翻轉(zhuǎn)，當(dāng)來第十個脈沖時應(yīng)由1翻轉(zhuǎn)為翻轉(zhuǎn)為0，故，故 J3=Q2 Q1 Q0 ， K3= Q0 。 由上述邏輯關(guān)系可得出同步十進制加法計數(shù)器的邏輯圖由上述邏輯關(guān)系可得出同步十進制加法計數(shù)器的邏輯圖 Q Q FF3 Q Q FF2 Q Q FF1 Q Q FF0 Q3 Q2Q0Q1 DR CP J K J K J K J K 由下降沿觸發(fā)由下降沿觸發(fā)JK 觸發(fā)器組成的同步十進制加法計數(shù)器觸發(fā)器組成的同步十進制加法計數(shù)器 清零清零 計數(shù)脈沖計數(shù)脈沖 十進制加法計數(shù)器的工作波形圖十進制加法計數(shù)器的工作波形圖 CP 1 2 3 4 5 6 7 8 9

15、 10 Q0 Q1 Q2 Q3 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 第第10章章 時序邏輯電路時序邏輯電路電工和電子技術(shù)（下）電工和電子技術(shù)（下） Q Q J K CP RD Q Q J K CP RD Q Q J K CP RD & Q0Q1Q2 F0F1F2 CP 清零清零 時鐘方程時鐘方程CP0CP2CP CP1Q0 K0K1K21 J0Q2 J11 J2Q1Q0驅(qū)動方程驅(qū)動方程 狀態(tài)方程狀態(tài)方程 Q0 Q1 Q2 CP 123456 CP 02 1n 0 QQQ

16、01 1n 1 QQQ CP 201 1n 2 QQQQ 異步五進制計數(shù)器異步五進制計數(shù)器 驅(qū)動方程驅(qū)動方程 CP0CP2CP CP1Q0 K0K1K21 J0Q2 J11 J2Q1Q0 Qn+1= JQn+ K Qn 74160 CrCP A B C D S1GND UCCQCCQAQBQCQDS2LD 管腳圖管腳圖 1、集成計數(shù)器、集成計數(shù)器74160 計數(shù)范圍：計數(shù)范圍：00001001 功能功能 輸輸 入入 輸輸 出出 CPCr LDS1S2 A B C DQA QB QC QD 清零清零 置數(shù)置數(shù)1 a b c d 保持保持 111 保持保持 11 計數(shù)計數(shù)1111 3 異步清零，同

17、步置數(shù)異步清零，同步置數(shù)進位輸出：進位輸出：QCC=S2QDQA 功能功能輸入輸入輸出輸出 時鐘時鐘 清零清零 r r 置數(shù)置數(shù) LD 控制信號控制信號置數(shù)輸入置數(shù)輸入 A B C D 高位高位 QA QB QC QD S1S2 清零清零* *0 0* * * * * * * * * * *0 0 0 0 0 0 0 0 置數(shù)置數(shù)1 10 0* * *a b c da b c da b c da b c d 保持保持* *1 11 10 01 1 * * * * 保持保持 保持保持 * 1 11 1 * 0 0 * * * * （Q QCC CC 0 0） 計數(shù)計數(shù)1 11 11 11 1 *

18、 * * * 計數(shù)計數(shù) 進位輸出：進位輸出：QCC=S2QDQA 同步同步 異步異步 CP Q3 Q2 Q1 Q0 0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 10 0 0 0 0 十進制加法計數(shù)器狀態(tài)表十進制加法計數(shù)器狀態(tài)表 8421碼碼 8421碼十進制加法計數(shù)器波形圖碼十進制加法計數(shù)器波形圖 Q0 Q1 Q2 Q3 CP 1 2 3 4 5 6 7 8 9 10 2、用集成計數(shù)器設(shè)計任意進制計數(shù)器、用集成計數(shù)器設(shè)計任意進制計數(shù)器 反饋

19、歸零法：反饋歸零法：是利用模數(shù)較大的計數(shù)器構(gòu)成模數(shù)較是利用模數(shù)較大的計數(shù)器構(gòu)成模數(shù)較 小的計數(shù)器。即利用某個計數(shù)狀態(tài)對應(yīng)的輸出進行反小的計數(shù)器。即利用某個計數(shù)狀態(tài)對應(yīng)的輸出進行反 饋，控制清零端，強迫計數(shù)器停止當(dāng)前的計數(shù)過程，饋，控制清零端，強迫計數(shù)器停止當(dāng)前的計數(shù)過程， 并從并從0000開始下一個計數(shù)周期。開始下一個計數(shù)周期。反饋歸零法的基本設(shè)計反饋歸零法的基本設(shè)計 步驟如下：步驟如下： 首先將首先將74160接成十進制計數(shù)器接成十進制計數(shù)器 寫出任意進制計數(shù)器模寫出任意進制計數(shù)器模M的二進制代碼。的二進制代碼。 求出反饋復(fù)位邏輯的邏輯函數(shù)式。求出反饋復(fù)位邏輯的邏輯函數(shù)式。 畫出畫出N進制集

20、成計數(shù)器外部接線圖。進制集成計數(shù)器外部接線圖。 1、將、將74160接成十進制計數(shù)器接成十進制計數(shù)器 即，將控制端等接好。即，將控制端等接好。 74160Cr CP D C B A S1 QCC QDQCQBQA S2 LD CP 1 1 1 1 1 1 例例1：用：用74160構(gòu)成六進制計數(shù)器構(gòu)成六進制計數(shù)器 74160Cr CP D C B A S1 QCC QDQCQBQA S2 LD CP 1 1 1 1 2、M6，二進制代碼為，二進制代碼為0110， 3、反饋邏輯表達式為、反饋邏輯表達式為CrQCQB & 4、畫出接線圖、畫出接線圖 1、將、將74160接成十進制計數(shù)器接成十進制計數(shù)

21、器 即，將控制端等接好。即，將控制端等接好。 CP 1234567 QA QB QC QD Cr 3 計數(shù)器波形計數(shù)器波形 異步清零異步清零 74160Cr CP D C B A S1 QCC QDQCQBQA S2 LD CP 1 1 1 1 為了提高計數(shù)器復(fù)位的可靠性，可利用基本為了提高計數(shù)器復(fù)位的可靠性，可利用基本RS觸發(fā)器觸發(fā)器 將反饋清零負脈沖暫存一段時間，至將反饋清零負脈沖暫存一段時間，至CP上升沿結(jié)束上升沿結(jié)束。 & & 第第10章章 時序邏輯電路時序邏輯電路 CP 1234567 QA QB QC QD Cr 反饋置數(shù)法的基本設(shè)計步驟：反饋置數(shù)法的基本設(shè)計步驟： 1、確定預(yù)置數(shù)

22、：、確定預(yù)置數(shù)：DCBA 2、寫出置數(shù)控制端的控制邏輯表達式。、寫出置數(shù)控制端的控制邏輯表達式。 3、將、將74160接成十進制計數(shù)器接成十進制計數(shù)器 4 4、畫出、畫出N N進制集成計數(shù)器外部接線圖。進制集成計數(shù)器外部接線圖。 CrCP A BC DS1GND UCCQCCQAQBQCQDS2LD 74160 七進制七進制 計數(shù)器狀態(tài)表計數(shù)器狀態(tài)表 CPQD QC QB QA 0 1 2 3 4 5 6 7 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 0 0 0 1 例例2：用：用74160構(gòu)成構(gòu)成17計數(shù)的計數(shù)的8421

23、碼七進制加法計數(shù)器。碼七進制加法計數(shù)器。 解：解：用反饋置數(shù)法用反饋置數(shù)法 1、確定預(yù)置數(shù)、確定預(yù)置數(shù)1， 即即 DCBA0001 2、寫出置數(shù)控制端的控制邏、寫出置數(shù)控制端的控制邏 輯表達式。輯表達式。 當(dāng)當(dāng)QDQCQBQA0111出現(xiàn)之后，出現(xiàn)之后， 下一個時鐘上升沿到來時置下一個時鐘上升沿到來時置 數(shù)數(shù)，稱，稱同步置數(shù)同步置數(shù)。 置數(shù)控制的邏輯表達式：置數(shù)控制的邏輯表達式： ABC QQQLD 74160 CrCP D C B A S1 QCC QDQCQBQA S2 LD CP 1 1 & 0 00 1 QDQCQBQA0111 DCBA0001 ABC QQQLD 用用160集成計數(shù)

24、器構(gòu)成任意進制計數(shù)器的方法：集成計數(shù)器構(gòu)成任意進制計數(shù)器的方法： 反饋歸零法、反饋歸零法、反饋置數(shù)法反饋置數(shù)法 集成計數(shù)器的級聯(lián)，實現(xiàn)兩片或多片計數(shù)器之間從集成計數(shù)器的級聯(lián)，實現(xiàn)兩片或多片計數(shù)器之間從 低位片到高位片的進位。利用兩片集成十進制計數(shù)器低位片到高位片的進位。利用兩片集成十進制計數(shù)器 的級聯(lián)，可構(gòu)成模數(shù)的級聯(lián)，可構(gòu)成模數(shù)M = 11 100的計數(shù)器。的計數(shù)器。74160的的 級聯(lián)有串行進位和并行進位兩種方式。級聯(lián)有串行進位和并行進位兩種方式。 集成計數(shù)器的級聯(lián)集成計數(shù)器的級聯(lián) 串行進位是將低位片的進位端串行進位是將低位片的進位端QCC，連至高位片的時，連至高位片的時 鐘輸入端鐘輸入端

25、CP。采用串行進位方式時，計數(shù)速度相對比。采用串行進位方式時，計數(shù)速度相對比 較慢。較慢。 并行進位是將低位片的進位端并行進位是將低位片的進位端QCC連至高位片的工作連至高位片的工作 狀態(tài)控制端狀態(tài)控制端S1和和S2，而兩片計數(shù)器的時鐘輸入端均接到計，而兩片計數(shù)器的時鐘輸入端均接到計 數(shù)脈沖數(shù)脈沖CP上。上。采用并行進位方式時，當(dāng)?shù)臀黄嫈?shù)到采用并行進位方式時，當(dāng)?shù)臀黄嫈?shù)到9時，時， 已經(jīng)將進位信號送至高位片的已經(jīng)將進位信號送至高位片的S1和和S2端，在第端，在第10個計數(shù)脈個計數(shù)脈 沖沖CP的上升沿來到時，兩片計數(shù)器同時翻轉(zhuǎn)，實現(xiàn)同步的上升沿來到時，兩片計數(shù)器同時翻轉(zhuǎn)，實現(xiàn)同步 計數(shù)，因此

26、計數(shù)速度比較快。計數(shù)，因此計數(shù)速度比較快。 例例3：用：用74160構(gòu)成構(gòu)成38進制計數(shù)器（進制計數(shù)器（并行進位）。并行進位）。 CP 74160 Cr CP D C B A S1 QCCQDQCQB QA S2 LD 1 1 74160 Cr CP D C B A S1 QCCQDQCQB QA S2 LD 1 1 1 1 & 十位十位個位個位 計數(shù)范圍：計數(shù)范圍：037模：模：0011 1000反饋歸零法反饋歸零法 并行進位并行進位 十進制加法計數(shù)器十進制加法計數(shù)器74160波形圖波形圖 QCC QB QC 345 61 27 89 10 CP QA QD 0 0 0 0 1 0 0 0

27、0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 3 CP 74160 Cr CP D C B A S1 QCCQDQCQB QA S2 LD 1 1 74160 Cr CP D C B A S1 QCCQDQCQB QA S2 LD 1 1 1 1 & 十位十位個位個位 計數(shù)范圍：計數(shù)范圍：037模：模：0011 1000反饋歸零法反饋歸零法 串行進位串行進位 1 1 1 1 例例4：用：用74160構(gòu)成構(gòu)成38進制計數(shù)器（進制計數(shù)器（串行進位）。串行進位）。 十進制加法計數(shù)器十進制加法計數(shù)器74160波形圖波形圖

28、 QCC QB QC 345 61 27 89 10 CP QA QD 0 0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 0 1 1 0 1 1 1 0 0 0 0 1 1 0 0 1 3 3 6.3.4.2. 十進制加十進制加/減可逆計數(shù)器減可逆計數(shù)器74190 74190 B QBQAS U/D QCQDGND UCCACP QCR QCC /QCB LDC D QCC/QCB是進位是進位/借位信號輸出端借位信號輸出端 CR Q是芯片之間級聯(lián)傳位時鐘輸出端是芯片之間級聯(lián)傳位時鐘輸出端 功能功能 輸輸 入入輸輸 出出 時鐘時鐘 CP 使能使能 S

29、 置數(shù)置數(shù) LD 加加/減減 U/D 置數(shù)輸入置數(shù)輸入 A B C D QAQBQCQD 置數(shù)置數(shù) a b c d 保持保持 11 計數(shù)計數(shù) 010 011 3 無清零端，只能采用反饋置數(shù)法無清零端，只能采用反饋置數(shù)法 U/D D C B A QD QC QB QA CP S QCR LD & 0 0 1 0 例例1：用：用190組成組成2-6的的計數(shù)器計數(shù)器 3 74190 0 1 1 1 U/D D C B A QD QC QB QA CP S QCR LD & CP 1 0 0 0 例例2：用：用74190組成組成8-4的的計數(shù)器計數(shù)器 3 74190 0 0 1 1 U/D D C B

30、 A QD QC QB QA CP S QCR LD & CP 1 0 0 0 例例2：用：用74190組成組成8-4的的計數(shù)器計數(shù)器 3 74190 0 0 1 1 1 U/D D C B A QD QC QB QA CP S QCR LD U/D D C B A QD QC QB QA CP S QCR LD & CP 0 0 0 0 0 0 0 0 例例1：用：用190組成組成31進制進制計數(shù)器計數(shù)器 3 74190 74190 0 0 1 1 0 0 0 1 U/D D C B A QD QC QB QA CP S QCR LD U/D D C B A QD QC QB QA CP S

31、 QCR LD 1 CP 0 0 0 0 0 0 0 0 0 0 例例2：用：用74190組成組成40進制加法計數(shù)器進制加法計數(shù)器 反饋置數(shù)法反饋置數(shù)法 1、分別接成十進制加法計數(shù)器、分別接成十進制加法計數(shù)器 2、進行級聯(lián)構(gòu)成、進行級聯(lián)構(gòu)成100進制加法計數(shù)器進制加法計數(shù)器 3、構(gòu)成、構(gòu)成40進制加法計數(shù)器進制加法計數(shù)器 范圍：范圍：039 模：模： 0100 0000 置數(shù)置數(shù) ：0000 0000 7419074190 U/D D C B A QD QC QB QA CP S QCR LD U/D D C B A QD QC QB QA CP S QCR LD & CP 0 0 1 1 1

32、 0 0 1 例例3：用：用74190組成組成40進制進制計數(shù)器計數(shù)器 3 74190 74190 1 0 0 1 1 0 0 1 U/D D C B A QD QC QB QA CP S QCR LD U/D D C B A QD QC QB QA CP S QCR LD & CP 1 0 0 1 1 1 1 0 0 1 例：用例：用74190組成組成40進制進制減法減法計數(shù)器計數(shù)器反饋置數(shù)法 反饋置數(shù)法 范圍：范圍： 39 0。 利用計數(shù)器的利用計數(shù)器的99，置數(shù)：，置數(shù)： 0011 1001 若若401計數(shù)，將如何連接？計數(shù)，將如何連接？ 1111 74190 74190 第第6章的基本

33、要求章的基本要求 1. .理解基本理解基本RS觸發(fā)器、同步觸發(fā)器、同步RS觸發(fā)器、理解觸發(fā)器、理解JK觸觸 發(fā)器、發(fā)器、D觸發(fā)器的邏輯功能，觸發(fā)器的觸發(fā)方式。特別觸發(fā)器的邏輯功能，觸發(fā)器的觸發(fā)方式。特別 是時鐘脈沖的作用及直接置是時鐘脈沖的作用及直接置0 0與直接置與直接置1 1的作用。的作用。 2.了解數(shù)碼寄存器、移位寄存器，了解數(shù)碼寄存器、移位寄存器，理解中規(guī)模寄存理解中規(guī)模寄存 器組件器組件7474194。 3.掌握二進制、十進制計數(shù)器的基本分析方法。掌握二進制、十進制計數(shù)器的基本分析方法。 4.掌握中規(guī)摸集成計數(shù)器應(yīng)用（掌握中規(guī)摸集成計數(shù)器應(yīng)用（7474160、7474190）。）。

34、第第6 章章 總結(jié)總結(jié) 學(xué)習(xí)目的：學(xué)習(xí)目的：能熟練的分析時序邏輯電路，能靈活應(yīng)能熟練的分析時序邏輯電路，能靈活應(yīng) 用集成電路，會用集成計數(shù)器芯片設(shè)計任何進制的計用集成電路，會用集成計數(shù)器芯片設(shè)計任何進制的計 數(shù)器。數(shù)器。 學(xué)習(xí)重點：學(xué)習(xí)重點：RS、JK、D觸發(fā)器的邏輯功能。移位觸發(fā)器的邏輯功能。移位 寄存器寄存器74194 ，集成計數(shù)器，集成計數(shù)器74160、74190的應(yīng)用。的應(yīng)用。 學(xué)習(xí)難點：學(xué)習(xí)難點：會分析功能表，會分析功能表，靈活應(yīng)用集成電路。靈活應(yīng)用集成電路。 第第6章作業(yè)章作業(yè) 作業(yè)作業(yè)2：6.7 6.9 、 6.10 、6.13 、6.15 作業(yè)作業(yè)3：6.16 6.19 6.2

35、0 6.21 *6.22 作業(yè)作業(yè)1： 6.1 、 6.3 、 6.4、 6.6 01221201 03111203 01111202 11.10 11.22 實驗安排實驗安排 K J SD RD C Q Q & & J K 觸發(fā)器邏輯符號觸發(fā)器邏輯符號 主從型主從型 下降沿觸發(fā)下降沿觸發(fā) 邊沿觸發(fā)型邊沿觸發(fā)型 且下降沿觸發(fā)且下降沿觸發(fā) K J SD RD C Q Q & & 1 1 Qn JK Qn+1 0 0 Qn 0 1 0 1 0 1 JK觸發(fā)器觸發(fā)器 簡化真值表簡化真值表 CP Q主 主 Q從 從 J=K=1 例：例： 主觸發(fā)器主觸發(fā)器 從觸發(fā)器從觸發(fā)器 第第10章章 時序邏輯電路時

36、序邏輯電路電工和電子技術(shù)（下）電工和電子技術(shù)（下） 6.3.0 6.3.0 時序邏輯電路的分析方法時序邏輯電路的分析方法 根據(jù)給定的時序邏輯電路寫出下列邏輯式根據(jù)給定的時序邏輯電路寫出下列邏輯式 （1）各觸發(fā)器的時鐘信號）各觸發(fā)器的時鐘信號CP表達式；表達式； （2）電路的輸出方程和特征方程；）電路的輸出方程和特征方程； （3）各觸發(fā)器的驅(qū)動方程；）各觸發(fā)器的驅(qū)動方程； 將驅(qū)動方程帶入相應(yīng)觸發(fā)器的特征方程，將驅(qū)動方程帶入相應(yīng)觸發(fā)器的特征方程， 得狀態(tài)方程；得狀態(tài)方程； （4）根據(jù)狀態(tài)方程和輸出方程得狀態(tài)表，）根據(jù)狀態(tài)方程和輸出方程得狀態(tài)表， 畫出狀態(tài)圖或時序圖。畫出狀態(tài)圖或時序圖。 時序邏輯電

37、路分析舉例時序邏輯電路分析舉例 1. 同步時序邏輯電路分析同步時序邏輯電路分析 例例: 試寫出圖示電路的驅(qū)動方程和狀態(tài)方程，并畫出狀試寫出圖示電路的驅(qū)動方程和狀態(tài)方程，并畫出狀 態(tài)轉(zhuǎn)換圖和工作波形圖，分析邏輯功能。態(tài)轉(zhuǎn)換圖和工作波形圖，分析邏輯功能。 Q Q J K CP RD Q Q J K CP RD Q Q J K CP RD & Q0 Q1Q2 F0F1F2 CP 清零清零 C 驅(qū)動方程驅(qū)動方程 J0Qn2 K01 J1Qn0 K1Qn0 K21 J2Qn0 Qn1 解解:輸出方程輸出方程:CQ2n 驅(qū)動方程驅(qū)動方程 J0Qn2 K01 J1Qn0 K1Qn0 K21 J2Qn0 Qn

38、1 解解: 將將驅(qū)動方程代入驅(qū)動方程代入JK觸發(fā)器的特征方程觸發(fā)器的特征方程 Qn+1JQn+KQn 得到得到狀態(tài)方程狀態(tài)方程:Q0n+1 Q2nQ0n Q1n+1 Q0nQ1n + Q0nQ1n Q2n+1 Q0nQ1n Q2n 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q2n Q1n Q0n Q2n+1 Q1n +1Q0n+1 CP 無效狀態(tài)無效狀態(tài)下降沿有效下降沿有效 由狀態(tài)方程可列由狀態(tài)方程可列 出狀態(tài)轉(zhuǎn)換真值表如出狀態(tài)轉(zhuǎn)換真值表如 右表

39、所示。右表所示。 右表中右表中101、110、111 三個狀態(tài)在正常工作三個狀態(tài)在正常工作 時不會出現(xiàn)，稱為無時不會出現(xiàn)，稱為無 效狀態(tài)。效狀態(tài)。 0 0 1 0 1 0 0 1 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q2n Q1n Q0n Q2n+1 Q1n +1Q0n+1 CP 無效狀態(tài)無效狀態(tài)下降沿有效下降沿有效 000001010111 011100 101 110 Q2Q1Q0 圖中圖中101、110、111 三個狀態(tài)為無效狀三個狀態(tài)為無效狀 態(tài)。本電路若進入態(tài)。本電路若進入 無效狀態(tài)后，在無效狀態(tài)后，在CP 信號作用下，能返信號作用下，能返 回有效循環(huán)狀態(tài)，回有效循環(huán)狀態(tài)， 即本電路具有即本電路具有自啟自啟 動功能。動功能。 由狀態(tài)轉(zhuǎn)換真值表可得到狀態(tài)轉(zhuǎn)換圖：由狀態(tài)轉(zhuǎn)換真值表可得到狀態(tài)轉(zhuǎn)換圖： 解解: