No7-chap5計(jì)數(shù)器

1、第五章第五章 常用時(shí)序集成電路及其應(yīng)常用時(shí)序集成電路及其應(yīng) 用用 第一節(jié)第一節(jié) 計(jì)數(shù)器的原理與功能計(jì)數(shù)器的原理與功能-NO7-NO7 第二節(jié)第二節(jié) 計(jì)數(shù)器功能擴(kuò)展計(jì)數(shù)器功能擴(kuò)展-NO8-NO8 第三節(jié)第三節(jié) 寄存器的原理與功能寄存器的原理與功能-NO9-NO9 第四節(jié)第四節(jié) 寄存器的應(yīng)用寄存器的應(yīng)用-NO10-NO10 時(shí)序邏輯電路時(shí)序邏輯電路 第五章第五章 常用時(shí)序集成電路及其應(yīng)常用時(shí)序集成電路及其應(yīng) 用用 計(jì)數(shù)器原理和功能計(jì)數(shù)器原理和功能 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器 (十進(jìn)制同步計(jì)數(shù)器十進(jìn)制同步計(jì)數(shù)器74160 74161 74163) 四位二進(jìn)制可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)

2、器74193 中規(guī)模異步計(jì)數(shù)器中規(guī)模異步計(jì)數(shù)器 (異步計(jì)數(shù)器異步計(jì)數(shù)器74290 集成二進(jìn)制異步計(jì)數(shù)器集成二進(jìn)制異步計(jì)數(shù)器74197) 第一節(jié)第一節(jié) 計(jì)數(shù)器計(jì)數(shù)器 按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。按進(jìn)位方式，分為同步和異步計(jì)數(shù)器。 按進(jìn)位制，分為模按進(jìn)位制，分為模2、模、模10和任意模計(jì)數(shù)器。和任意模計(jì)數(shù)器。 按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。按邏輯功能，分為加法、減法和可逆計(jì)數(shù)器。 按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。按集成度，分為小規(guī)模與中規(guī)模集成計(jì)數(shù)器。 用來計(jì)算輸入脈沖數(shù)目用來計(jì)算輸入脈沖數(shù)目 計(jì)數(shù)器的分類計(jì)數(shù)器的分類 時(shí)序邏輯電路時(shí)序邏輯電路 部分常用集成計(jì)數(shù)器部分常用集

3、成計(jì)數(shù)器 第一節(jié)第一節(jié) 計(jì)數(shù)器計(jì)數(shù)器 一、計(jì)數(shù)器的功能及應(yīng)用一、計(jì)數(shù)器的功能及應(yīng)用 1. 功能：功能： 對時(shí)鐘脈沖對時(shí)鐘脈沖 CP 計(jì)數(shù)。計(jì)數(shù)。 2. 應(yīng)用：應(yīng)用：分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖 分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖 序列、進(jìn)行數(shù)字運(yùn)算等。序列、進(jìn)行數(shù)字運(yùn)算等。 二、計(jì)數(shù)器的特點(diǎn)二、計(jì)數(shù)器的特點(diǎn) 1. 輸入信號(hào)：輸入信號(hào)： 計(jì)數(shù)脈沖計(jì)數(shù)脈沖 CP 2. 主要組成單元：主要組成單元：時(shí)鐘觸發(fā)器時(shí)鐘觸發(fā)器 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 Ya +VCC 顯示顯示

4、 譯碼器譯碼器 共陰共陰 Yb Yc Yd Ye Yf Yg Q3 Q2 Q1 Q0 CP 計(jì)計(jì) 數(shù)數(shù) 器器 A0 A3 A2 A1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 第一節(jié)第一節(jié) 計(jì)數(shù)器計(jì)數(shù)器 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器 計(jì)數(shù)器分類計(jì)數(shù)器分類 四位二進(jìn)制可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器 中規(guī)模異步計(jì)數(shù)器中規(guī)模異步計(jì)數(shù)器 一、四位二進(jìn)制同步

5、計(jì)數(shù)器一、四位二進(jìn)制同步計(jì)數(shù)器 （三）（三） 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器74163 （一）（一） 十進(jìn)制同步計(jì)數(shù)器十進(jìn)制同步計(jì)數(shù)器74160 （四）（四） 74161/74163功能比較功能比較 （二）（二） 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器74161 時(shí)序邏輯電路時(shí)序邏輯電路 161514131211 109 123456 78 74160 VCC RCO Q0 Q1 Q2 Q3 ENT LD CLR CLK D0 D1 D2 D3 ENP GND CLK CLR LD ENP ENT 功能 0 異步清 零 1 0 同步 置 數(shù) 1 1 0 1 保持(包括CO的狀態(tài))

6、1 1 0 保持(CO=0) 1 1 1 1 同步計(jì)數(shù) 74160功能表 （一）十進(jìn)制同步計(jì)數(shù)器（一）十進(jìn)制同步計(jì)數(shù)器74160 時(shí)序邏輯電路時(shí)序邏輯電路 十進(jìn)制十進(jìn)制同步計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖同步計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖 000000100001 0101 0100 0011 11101111 11001101 10101011 1000 1001 01110110 0123 QQQQ 74160是中規(guī)模集成的同步十進(jìn)制加法計(jì)數(shù)器，是中規(guī)模集成的同步十進(jìn)制加法計(jì)數(shù)器， 功能表與功能表與74161相同，只是計(jì)數(shù)長度不同相同，只是計(jì)數(shù)長度不同 。 時(shí)序邏輯電路時(shí)序邏輯電路 74161外引線功能端排列圖外引

7、線功能端排列圖 （二）四位二進(jìn)制同步計(jì)數(shù)器（二）四位二進(jìn)制同步計(jì)數(shù)器74161 74161 1 R 2 CP 3 D0 4 D1 5 D2 6 D3 7 CTT 8 GND UCC 16 CO 15 Q0 14 Q1 13 Q2 12 Q3 11 CTP 10 LD 9 74161功能表功能表 Q3 Q2 Q1 Q0 輸輸 入入輸輸 出出 CPRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持保持 11 0 保持保持 11 0 計(jì)數(shù)計(jì)數(shù) 11 1 1 1)1)異步清除：當(dāng)異步清除：當(dāng)R=0=0，輸出，輸出“00000000”

8、狀態(tài)，狀態(tài)，與與CP無關(guān)。無關(guān)。 2)2)同步預(yù)置：當(dāng)同步預(yù)置：當(dāng)C=1=1，LD=0=0，在在CP上升沿時(shí)上升沿時(shí)，輸出，輸出 端反映輸入數(shù)據(jù)的狀態(tài)。端反映輸入數(shù)據(jù)的狀態(tài)。 3)3)保持：當(dāng)保持：當(dāng)R= =LD=1=1時(shí)，時(shí)，CTP或或CTT有一個(gè)無效，各有一個(gè)無效，各 觸發(fā)器均處于保持狀態(tài)。觸發(fā)器均處于保持狀態(tài)。 4)計(jì)數(shù)：當(dāng)計(jì)數(shù)：當(dāng)LD = R = CPT= CTT =1時(shí)，按時(shí)，按二進(jìn)制自然二進(jìn)制自然 碼碼計(jì)數(shù)。計(jì)數(shù)。 若初態(tài)為若初態(tài)為0000,15個(gè)個(gè)CP后，輸出為后，輸出為“1111”， 進(jìn)位進(jìn)位CO = CTTQ3Q2Q1Q0 =1。第。第16個(gè)個(gè)CP作用后，輸出作用后，輸出 恢

9、復(fù)到恢復(fù)到0000狀態(tài)，狀態(tài)，CO = 0。 （二）四位二進(jìn)制同步計(jì)數(shù)器（二）四位二進(jìn)制同步計(jì)數(shù)器74161 內(nèi)部由四個(gè)主從內(nèi)部由四個(gè)主從JK觸觸 發(fā)器和控制電路構(gòu)成。發(fā)器和控制電路構(gòu)成。 邏輯符號(hào)邏輯符號(hào) 符號(hào)輸入中符號(hào)輸入中R端有效，在端有效，在 此輸入為低電平時(shí)，輸出為此輸入為低電平時(shí)，輸出為0， 稱之為異步清零。端子輸入稱之為異步清零。端子輸入 端用端用R說明。說明。 CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 符號(hào)中符號(hào)中LD端為有效時(shí)，此端引端為有效時(shí)，此端引 入線為低時(shí)，且時(shí)鐘入線為低時(shí)，且時(shí)鐘CP上升沿時(shí)，將上升沿時(shí)，將 輸入端數(shù)字送到

10、輸出端。同步預(yù)置。輸入端數(shù)字送到輸出端。同步預(yù)置。 D0 D1 D2 D3 此端輸入信號(hào)用此端輸入信號(hào)用LD表示。表示。 時(shí)鐘輸入信號(hào)用時(shí)鐘輸入信號(hào)用CP表示。表示。 當(dāng)當(dāng)CP上升沿上升沿, 并且并且CTT和和CTP 有效時(shí)，計(jì)數(shù)器加有效時(shí)，計(jì)數(shù)器加1計(jì)數(shù)。計(jì)數(shù)。 CTP、CTT：可作為使能端和多：可作為使能端和多 片級聯(lián)使用片級聯(lián)使用。 當(dāng)當(dāng)Q3 Q2 Q1 Q0=1111 時(shí)，且時(shí)，且 CTT等于等于1時(shí)時(shí), 控制輸出端控制輸出端CO輸出輸出 有效高電平。有效高電平。 CO 74161 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO （三）四位二進(jìn)制同

11、步計(jì)數(shù)器（三）四位二進(jìn)制同步計(jì)數(shù)器74163 74163功能表功能表 74161功能表功能表 Q3 Q2 Q1 Q0 輸輸 入入輸輸 出出 CPRLDCTPCTTD3 D2 D1 D0 0 0 0 0 0 D3 D2 D1 D0 10 D3 D2 D1 D0 保持保持 11 0 保持保持 11 0 計(jì)數(shù)計(jì)數(shù) 11 1 1 (1)(1)外引線排列和外引線排列和 74161相同。相同。 (2)(2)置數(shù)，計(jì)數(shù)，置數(shù)，計(jì)數(shù)， 保持功能與保持功能與74161 相同。相同。 (3)(3)清零功能與清零功能與 74161不同。不同。 特點(diǎn)：特點(diǎn)： 74163采用采用同步清零同步清零方式：方式： 當(dāng)當(dāng)R =

12、0=0時(shí)，且當(dāng)時(shí)，且當(dāng) CP 的的上升沿上升沿 來到時(shí)來到時(shí), ,輸出輸出Q0Q1Q2Q3 才全被清零。才全被清零。 CO R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 74163 R LD CTT CTP CP Q0 Q1 Q2 Q3 D0 D1 D2 D3 CO 比較四位二進(jìn)制同步計(jì)數(shù)器比較四位二進(jìn)制同步計(jì)數(shù)器 同步預(yù)置同步預(yù)置 保持保持 計(jì)數(shù)計(jì)數(shù) 7416374161 同步預(yù)置同步預(yù)置 保持保持 計(jì)數(shù)計(jì)數(shù) 異步清零異步清零 同步清零同步清零 時(shí)序邏輯電路時(shí)序邏輯電路 練習(xí)題練習(xí)題 1:1: 1.用軟件用軟件(畫原理圖和波形仿真畫原理圖和波形仿真)比

13、較比較 分析對比分析對比74161和和74163的功能差異的功能差異, 并畫出狀態(tài)轉(zhuǎn)移圖？并畫出狀態(tài)轉(zhuǎn)移圖？ 時(shí)序邏輯電路時(shí)序邏輯電路 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器 四位二進(jìn)制可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器 中規(guī)模異步計(jì)數(shù)器中規(guī)模異步計(jì)數(shù)器 計(jì)數(shù)器分類計(jì)數(shù)器分類 3和和G3相關(guān)聯(lián)。相關(guān)聯(lián)。 D A:數(shù)據(jù)輸入，從高位數(shù)據(jù)輸入，從高位 低位。低位。 QD QA :數(shù)據(jù)輸出，數(shù)據(jù)輸出， 從高從高 位位低位。低位。 1. 邏輯符號(hào)邏輯符號(hào) 四位二進(jìn)制可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器74193 R=1時(shí)時(shí)，高電平有效，高電平有效， 輸出清零。輸出清零。 只要只要DN為高電平有效，為高電平有效，

14、 UP上升沿到時(shí)，加上升沿到時(shí)，加1計(jì)數(shù)。計(jì)數(shù)。 反之，反之， 只要只要UP 高電平有效，高電平有效， DN上升沿到時(shí)，減上升沿到時(shí)，減1計(jì)數(shù)。計(jì)數(shù)。 即雙時(shí)鐘輸入。即雙時(shí)鐘輸入。 LD當(dāng)?shù)碗娖綍r(shí)，數(shù)據(jù)從當(dāng)?shù)碗娖綍r(shí)，數(shù)據(jù)從 輸入到輸出，且異輸入到輸出，且異步預(yù)置。步預(yù)置。 DCBACC QQQQUPQ 減到最小減到最小 值時(shí)產(chǎn)生借位值時(shí)產(chǎn)生借位 信號(hào)信號(hào)QCB=0 加到最大加到最大 值時(shí)產(chǎn)生進(jìn)位值時(shí)產(chǎn)生進(jìn)位 信號(hào)信號(hào)QCC=0 CO=0 DCBA QQQQDNQCB BO=0 74LS193 R CPU QCC LD A B C D CO R LD UP DN QA QB QC QD A B

15、C D CPD BO QCB QA QB QC QD 74193功能表功能表 0 0 0 0 1 A B C D 0 0A B C D 加法計(jì)數(shù)加法計(jì)數(shù)1 0 1 減法計(jì)數(shù)減法計(jì)數(shù)1 0 1 保持保持11 0 1 QA QB QC QD 輸輸 入入 UPDN RLDA B C D 輸輸 出出 四位二進(jìn)制可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器74193 時(shí)序邏輯電路時(shí)序邏輯電路 練習(xí)題練習(xí)題 2:2: 2.用軟件用軟件(畫原理圖和波形仿真畫原理圖和波形仿真) 分析分析 74193的功能的功能,畫出狀態(tài)轉(zhuǎn)移圖？畫出狀態(tài)轉(zhuǎn)移圖？ 時(shí)序邏輯電路時(shí)序邏輯電路 四位二進(jìn)制同步計(jì)數(shù)器四位二進(jìn)制同步計(jì)數(shù)器 四位二進(jìn)制

16、可逆計(jì)數(shù)器四位二進(jìn)制可逆計(jì)數(shù)器 中規(guī)模異步計(jì)數(shù)器中規(guī)模異步計(jì)數(shù)器 計(jì)數(shù)器分類計(jì)數(shù)器分類 時(shí)序邏輯電路時(shí)序邏輯電路 中規(guī)模集成十進(jìn)制異步計(jì)數(shù)器的型號(hào)有中規(guī)模集成十進(jìn)制異步計(jì)數(shù)器的型號(hào)有74290、 74176和和74196等，這些計(jì)數(shù)器的共同特點(diǎn)等，這些計(jì)數(shù)器的共同特點(diǎn): 1) 每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組為 模2計(jì)數(shù)器，另一組為模5計(jì)數(shù)器; 2) 通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模10計(jì) 數(shù)器，這類集成電路也稱為二-五-十進(jìn)制計(jì)數(shù)器。 中規(guī)模十進(jìn)制異步計(jì)數(shù)器中規(guī)模十進(jìn)制異步計(jì)數(shù)器 (1) 觸發(fā)器觸發(fā)器A：模：模2 CPA入入QA出出 (2) 觸發(fā)器觸發(fā)器B、C、D：模：模

17、5異步計(jì)異步計(jì) 數(shù)器。數(shù)器。 CPB 入入QD QB出出 1 . 邏輯符號(hào)邏輯符號(hào) 異步計(jì)數(shù)器異步計(jì)數(shù)器74290 QD 74LS290 R0（ （1） CPA R0(1) QA QB QC R0(2) S9(1) S9(2) CPB R0（ （2） S9（ （1） S9（ （2） QD QA QB QC CPA CPB S9（ （1）、 、S9（ （2）有效。 有效。 不管不管 R0（ （1）、 、R0（ （2）是否有效，數(shù) 是否有效，數(shù) 據(jù)輸出端為據(jù)輸出端為1001。 S9（ （1）、 、S9（ （2）有一個(gè)無效。 有一個(gè)無效。 R0（ （1）、 、R0（ （2）輸入高電平， 輸入高電平，

18、 數(shù)據(jù)輸出端清零。數(shù)據(jù)輸出端清零。 0 0 0 0 (3(3)計(jì)數(shù)：當(dāng)計(jì)數(shù)：當(dāng)R0（ （1）、）、R0（2）及 及 S9（ （1）、）、S9（2）有低電平時(shí) 有低電平時(shí)， 且當(dāng)有且當(dāng)有CP下降沿下降沿時(shí)，即可以時(shí)，即可以 實(shí)現(xiàn)計(jì)數(shù)。實(shí)現(xiàn)計(jì)數(shù)。 在外部將在外部將QA和和CPB 連接構(gòu)成連接構(gòu)成8421BCD碼計(jì)碼計(jì) 數(shù)。數(shù)。 f 從從CPA入，輸出從入，輸出從 QD QA出。出。 f 在外部將在外部將QD和和CPA 連接構(gòu)成連接構(gòu)成5421BCD碼計(jì)碼計(jì) 數(shù)。數(shù)。 f 從從CPB入，輸出從入，輸出從 QAQD QC QB出。出。 f 0 0 計(jì)計(jì) 數(shù)數(shù) 0 0 0 0 0 0 輸輸 入入 輸輸

19、出出 CP R0(1) R0(2) S9(1) S9(2) QA QB QC QD 1 1 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 0 0 1 異步計(jì)數(shù)器異步計(jì)數(shù)器74290 時(shí)序邏輯電路時(shí)序邏輯電路 異步計(jì)數(shù)器異步計(jì)數(shù)器74290-基本功能基本功能 時(shí)序邏輯電路時(shí)序邏輯電路 異步計(jì)數(shù)器異步計(jì)數(shù)器74290-8421BCD 時(shí)序邏輯電路時(shí)序邏輯電路 練習(xí)題練習(xí)題 3:3: 3.畫出畫出742905421BCD十進(jìn)制加法計(jì)十進(jìn)制加法計(jì) 數(shù)器的原理圖，并進(jìn)行功能仿真，數(shù)器的原理圖，并進(jìn)行功能仿真， 得到功能表？得到功能表？ 時(shí)序邏輯電路時(shí)序邏輯電路 異步計(jì)數(shù)器異步計(jì)數(shù)器7429

20、0-5421BCD 時(shí)序邏輯電路時(shí)序邏輯電路 屬二進(jìn)制計(jì)數(shù)器的有屬二進(jìn)制計(jì)數(shù)器的有74LS293、74HC93、74LS197等，等， 它們均為它們均為4位計(jì)數(shù)器。這些計(jì)數(shù)器的共同特點(diǎn)是：位計(jì)數(shù)器。這些計(jì)數(shù)器的共同特點(diǎn)是： 1) 每個(gè)集成電路內(nèi)部有兩組彼此獨(dú)立的計(jì)數(shù)器，一組 為模2計(jì)數(shù)器，另一組為模8計(jì)數(shù)器; 2) 通過外電路，將這兩組計(jì)數(shù)器相連，可構(gòu)成模16計(jì) 數(shù)器，這類集成電路也稱為二-八-十六進(jìn)制計(jì)數(shù)器。 中規(guī)模二進(jìn)制異步計(jì)數(shù)器中規(guī)模二進(jìn)制異步計(jì)數(shù)器 時(shí)序邏輯電路時(shí)序邏輯電路 1 2 3 4 5 6 7 14 13 12 11 10 9 8 CT/LD Q2 D2 D0 Q0 CP1 地地 VCC CR Q3 D3 D1 Q1 CP0 Q0 Q1 Q2 Q3 CR CP1 D0 D1 D2 D3 CP0 CT/LD 集成二進(jìn)制異步計(jì)數(shù)器集成二進(jìn)制異步計(jì)數(shù)器74197、74LS197 計(jì)數(shù)計(jì)數(shù)/ /置數(shù)置數(shù) 異步清零異步清零0 CR