概述組合邏輯電路的分析與設(shè)計PPT學(xué)習(xí)教案_第1頁
概述組合邏輯電路的分析與設(shè)計PPT學(xué)習(xí)教案_第2頁
概述組合邏輯電路的分析與設(shè)計PPT學(xué)習(xí)教案_第3頁
概述組合邏輯電路的分析與設(shè)計PPT學(xué)習(xí)教案_第4頁
概述組合邏輯電路的分析與設(shè)計PPT學(xué)習(xí)教案_第5頁
已閱讀5頁,還剩26頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

1、會計學(xué)1 概述組合邏輯電路的分析與設(shè)計概述組合邏輯電路的分析與設(shè)計 2 1. 組合邏輯電路的分析步驟組合邏輯電路的分析步驟 (1) 根據(jù)已知邏輯電路圖根據(jù)已知邏輯電路圖寫出最簡邏輯表達式寫出最簡邏輯表達式; 邏輯邏輯 電路電路 輸入輸出之間輸入輸出之間 的邏輯關(guān)系的邏輯關(guān)系 (2)根據(jù)化簡后的邏輯表達式根據(jù)化簡后的邏輯表達式列出真值表列出真值表; (3) 由真值表由真值表分析其邏輯功能分析其邏輯功能。 第1頁/共31頁 3 2. 組合邏輯電路分析舉例組合邏輯電路分析舉例 例例4.2.1 分析如圖所示的組合邏輯電路。分析如圖所示的組合邏輯電路。 F 11 C & & A B C & & B A

2、F1 解解(1)寫出輸出函數(shù)寫出輸出函數(shù)F F的邏輯表達式并化簡:的邏輯表達式并化簡: L1 L2 L3 ABCCABCBABCAF 圖圖4.2.2 ABCL1=AF1=A ABCL2=BF1=B ABCL3=CF1=C ABC F1= F=L1+L2+L3 第2頁/共31頁 4 )(CBAABC ABCCABCBABCAF 函數(shù)式化簡函數(shù)式化簡 (2)列寫真值表列寫真值表 從上面的邏輯函數(shù)式中從上面的邏輯函數(shù)式中 還不能立刻看出該電路的邏還不能立刻看出該電路的邏 輯功能和用途。輯功能和用途。 CBAABC CBAABC 0 0 0 0 1 1 1 1 A B C F 0 0 1 1 0 0

3、1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 1 1 第3頁/共31頁 5 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 0 0 0 0 0 0 1 由真值表可知,只有由真值表可知,只有 當輸入變量當輸入變量A、B、C相同相同 時,即全為時,即全為0或全為或全為1時,時, 輸出才為輸出才為1。輸入變量不一。輸入變量不一 致時輸出為致時輸出為0。故可用這個。故可用這個 電路來判別輸入信號是否一電路來判別輸入信號是否一 致,一般稱為致,一般稱為“一致電路一致電路” 。 (3)說明功能)說明功能 第4頁/共31頁

4、 6 通過分析可見,原來電路用通過分析可見,原來電路用5個門實現(xiàn),個門實現(xiàn), 經(jīng)化簡后可用經(jīng)化簡后可用3個門實現(xiàn)。如圖所示。個門實現(xiàn)。如圖所示。 F 1 A B C & 1 圖圖4.2.3 CBAABCF 第5頁/共31頁 7 例例4.2.2 分析如圖所示組合邏輯電路的邏輯功能分析如圖所示組合邏輯電路的邏輯功能 。 解解:(1)根據(jù)所給電路根據(jù)所給電路 寫出輸出函數(shù)邏輯表達寫出輸出函數(shù)邏輯表達 式式 X3F3 F2 X3 X2 F1 X1 X2 F0 X1 X0 F3=X3 F2=X3 X2 F1=X2 X1 F0=X1 X0 第6頁/共31頁 8 (2)列出真值表)列出真值表 X3 X2 X

5、1 X0 F3 F2 F1 F0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 (3)說明功能)說明功能 該電路把該電路把二進制二進制

6、 碼轉(zhuǎn)換格雷碼碼轉(zhuǎn)換格雷碼。 F3=X3 F2=X3 X2 F1=X2 X1 F0=X1 X0 第7頁/共31頁 9 例例4.2.3 試分析如圖所示電路的邏輯功能,并試分析如圖所示電路的邏輯功能,并 指出該電路的用途。指出該電路的用途。 F & A B A C & & A & & B & & B C C AB ACAB ABBC AB BAC ABC CBA ABCCBA 圖圖4.2.4 CBA 第8頁/共31頁 10 CBAABCCBACBA 2)填寫真值表)填寫真值表 由于邏輯函數(shù)由于邏輯函數(shù)F已展成最小項已展成最小項 標準表達式,所以可直接寫出真值標準表達式,所以可直接寫出真值 表,如右

7、表所示。表,如右表所示。 0 0 0 0 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1)寫出邏輯表達式)寫出邏輯表達式 CBACBAABCCBA F= A B C 1 11 1 第9頁/共31頁 11 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 3)邏輯功能分析)邏輯功能分析 輸入變量取值中輸入變量取值中1的個數(shù)為的個數(shù)為 奇數(shù)時,輸出奇數(shù)時,輸出F為為1。該電路的。該電路的 邏輯功能為邏輯功能為三變量奇校驗電

8、路三變量奇校驗電路 。 第10頁/共31頁 12 在數(shù)字設(shè)備中在數(shù)字設(shè)備中, ,由于存在干擾由于存在干擾, ,在代碼的產(chǎn)生在代碼的產(chǎn)生 、變換和傳輸中可能會發(fā)生差錯。、變換和傳輸中可能會發(fā)生差錯。 即有的即有的“1 1”錯成錯成“0 0”,或者是,或者是“0 0”錯成錯成“1 1” 。 110010110010 11001110011 1 “1 1”的個數(shù)的個數(shù) 奇數(shù)奇數(shù)偶數(shù)偶數(shù) 010101010 00 00101 偶數(shù)偶數(shù)奇數(shù)奇數(shù) 為檢測傳輸過程中的差錯為檢測傳輸過程中的差錯, 常用技術(shù)是常用技術(shù)是奇偶檢測奇偶檢測 碼碼 第11頁/共31頁 13 CBAABCCBACBAF CBABACA

9、BBA)()( CBACBA)( CBA F A B C 圖圖4.2.5 第12頁/共31頁 14 1.實現(xiàn)組合邏輯電路設(shè)計時,基于選用器件的不實現(xiàn)組合邏輯電路設(shè)計時,基于選用器件的不 同,有著不同的設(shè)計方法,一般的設(shè)計方法有:同,有著不同的設(shè)計方法,一般的設(shè)計方法有: 2) 用中規(guī)模集成電路(用中規(guī)模集成電路(MSI)功能模塊功能模塊 實現(xiàn)組合邏輯電路;實現(xiàn)組合邏輯電路; 3) 用大規(guī)模集成電路,即編程邏輯器件用大規(guī)模集成電路,即編程邏輯器件 PLD,用編程軟件來實現(xiàn)組合邏輯設(shè)計。用編程軟件來實現(xiàn)組合邏輯設(shè)計。 1)用小規(guī)模集成電路(用小規(guī)模集成電路(SSI),),即集成門電路即集成門電路

10、,采用數(shù)字設(shè)計的經(jīng)典方法來設(shè)計組合邏輯,采用數(shù)字設(shè)計的經(jīng)典方法來設(shè)計組合邏輯 電路;電路; 第13頁/共31頁 15 2. 組合邏輯電路的設(shè)計步驟為:組合邏輯電路的設(shè)計步驟為: (3) 依據(jù)所選器件類型,進行函數(shù)表達式依據(jù)所選器件類型,進行函數(shù)表達式 變換變換 ,并,并畫出邏輯電路圖畫出邏輯電路圖。 (1)將文字描述的邏輯命題變換為將文字描述的邏輯命題變換為真值表真值表; (2) 寫出邏輯函數(shù)表達式并化簡;寫出邏輯函數(shù)表達式并化簡; 用小規(guī)模集成電路(用小規(guī)模集成電路(SSI),),即集成門電路即集成門電路 第14頁/共31頁 16 3. 組合邏輯電路的設(shè)計舉例組合邏輯電路的設(shè)計舉例 例:例:

11、某培訓(xùn)班進行結(jié)業(yè)考試。有一名主評判員,某培訓(xùn)班進行結(jié)業(yè)考試。有一名主評判員, 兩名副評判員。在評判時,按照少數(shù)服從多數(shù)原兩名副評判員。在評判時,按照少數(shù)服從多數(shù)原 則,而且其中一名必須是主評判員,才可通過。則,而且其中一名必須是主評判員,才可通過。 試用試用與非門與非門構(gòu)成邏輯電路實現(xiàn)此評判規(guī)定。構(gòu)成邏輯電路實現(xiàn)此評判規(guī)定。 解:解:1)根據(jù)要求,設(shè)定三個輸入變量)根據(jù)要求,設(shè)定三個輸入變量A、B、 C A表示主評判員表示主評判員 ;B、C表示副評判員;表示副評判員; “1”表示認為合格;表示認為合格;“0”表示認為不合表示認為不合 格。格。 設(shè)定輸出變量設(shè)定輸出變量F; “1” 表示考試通過

12、,表示考試通過,”0”表示不通過。表示不通過。 第15頁/共31頁 17 列寫真值表列寫真值表 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C F 0 0 0 0 0 1 1 1 F = ABC+ABC+ABC ABC+ABC+ABC = +ABC =AC(B+B) +AB(C+C) =A C +AB (2) 寫出邏輯函數(shù)表達式并化簡;寫出邏輯函數(shù)表達式并化簡; A B C 111 第16頁/共31頁 18 A B C & & F & (3) 依據(jù)所選器件類型,進行函數(shù)表達式變換依據(jù)所選器件類型,進行函數(shù)表達式變換 , 并畫出邏輯電路

13、圖。并畫出邏輯電路圖。 F = AC+AB =AC +AB =A C AB 第17頁/共31頁 19 例例: 某班有某班有10名學(xué)生,學(xué)號為:名學(xué)生,學(xué)號為:0 ,19,用,用4位二進制數(shù)位二進制數(shù)ABCD(其其 中中A為最高位)進行編號,分別為為最高位)進行編號,分別為 0000,0001,0010,1001。規(guī)。規(guī) 定學(xué)號為定學(xué)號為37號的學(xué)生才允許進實號的學(xué)生才允許進實 驗室,試用驗室,試用與非門與非門設(shè)計判別能否進設(shè)計判別能否進 實驗室的組合邏輯電路。實驗室的組合邏輯電路。 第18頁/共31頁 20 (1)將文字描述的邏輯命題將文字描述的邏輯命題 變換為真值表;變換為真值表; 解:解:

14、 定義輸入輸出變量,并列真值表定義輸入輸出變量,并列真值表 輸入變量:輸入變量:A,B,C,D在題中已明確;在題中已明確; 輸出變量:輸出變量:F; “1”表示表示可以可以進入進入 “0”表示表示不能不能進進 入入 0 0 0 0 0 A B C D F0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 第19頁/共31頁 21 1 1 111 A B C D F= CD

15、+B F=m(3,4, 5 ,6,7) +d (10,11,12,13,14,15) (2) 寫出最簡邏輯函數(shù)表達式;寫出最簡邏輯函數(shù)表達式; 第20頁/共31頁 22 D C B & & F & F= CD +B = CD B (3) 依據(jù)所選器件類型,進行函數(shù)表達依據(jù)所選器件類型,進行函數(shù)表達 式變換式變換 ,并畫出邏輯電路圖。,并畫出邏輯電路圖。 第21頁/共31頁 23 (4)討論討論 在上述設(shè)計中,我們運用無關(guān)項化簡時,將在上述設(shè)計中,我們運用無關(guān)項化簡時,將 無關(guān)項無關(guān)項m10、 m12、 、 m13 、 、 m14、m15均作均作1使用,顯然使用,顯然 ,當輸入,當輸入1010、

16、1100等這些項時,等這些項時, F就會等于就會等于1,所,所 以把用這種設(shè)計方以把用這種設(shè)計方 法設(shè)計的電路叫做法設(shè)計的電路叫做“不拒絕偽碼不拒絕偽碼” 電路。如果在設(shè)計時,把無關(guān)項均作為電路。如果在設(shè)計時,把無關(guān)項均作為“0”來對待,來對待, 便得到便得到“拒絕偽碼拒絕偽碼”輸入的電路。輸入的電路。 1 1 111 A B C D F= ACD+A B 1 1 111 A B C D F= CD +B 第22頁/共31頁 24 例:例:設(shè)計一個將設(shè)計一個將8421碼轉(zhuǎn)換成碼轉(zhuǎn)換成 余三碼的電路,用與非門實現(xiàn)。余三碼的電路,用與非門實現(xiàn)。 (1)將文字描述的邏輯命題將文字描述的邏輯命題 變換

17、為變換為真值表真值表; 解:解: 輸入變量:輸入變量: ABCD表示表示8421BCD碼;碼; 輸出變量:輸出變量: Y4Y3Y2Y1 表示余三碼;表示余三碼; A B C D Y4Y3Y2Y1 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0

18、1 0 1 偽偽 碼碼 第23頁/共31頁 25 A B C D Y4Y3Y2Y1 0 0 0 0 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 偽 碼 (2) 寫出最簡邏輯函數(shù)表達式;寫出最簡邏輯函數(shù)表達式; 0000 0111 11 A B

19、C D Y4=A+BD+BC Y4 Y3=BD+BC+BC D Y2=CD+CD Y1= D 第24頁/共31頁 26 (3) (3) 畫出邏輯電路圖。畫出邏輯電路圖。 1 1 & & 1 1 1 1 & & & & 1 1 1 1 Y 4 Y 3 Y 2 Y 1 A B C D Y4=A+BD+BC Y2=CD+CD Y1= D DY DCY DCBY BCBDABCBDAY 1 2 3 4 )( Y3=BD+BC+BC D 第25頁/共31頁 27 輸出(輸出(8421碼)碼)輸入(余輸入(余3碼)碼) 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 1 1 0 1 0 0 0

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論