~數(shù)字邏輯試卷及答案

1、武漢大學(xué)計(jì)算機(jī)學(xué)院20062007學(xué)年第二學(xué)期2006級數(shù)字邏輯 期未考試試卷 a卷學(xué)號 班級 姓名 成績 一、填空（每空1分，共14分）1、（21.5）10=（ ）2=（ ）8=（ ）162、若，則補(bǔ)=（ ）3、十進(jìn)制數(shù)809對應(yīng)的8421bcd碼是（ ）4、若采用奇校驗(yàn)，當(dāng)信息位為10011時(shí)，校驗(yàn)位應(yīng)是（ ）5、數(shù)字邏輯電路分為（ ）和（ ）兩大類6、電平異步時(shí)序邏輯電路的描述工具有（ ）、（ ）、（ ）7、函數(shù)的反函數(shù)是（ ）8、與非門扇出系數(shù)no的含義是（ ）9、若要消除函數(shù)對應(yīng)的邏輯電路可能存在的險(xiǎn)象，則應(yīng)增加的冗余項(xiàng)是（ ）二、選擇題（每空2分，共16分）從下列各題的四個(gè)答案中，

2、選出一個(gè)正確答案，并將其代號填入括號內(nèi)1、數(shù)字系統(tǒng)采用（ ）可以將減法運(yùn)算轉(zhuǎn)化為加法運(yùn)算a原碼 b余3碼 cgray碼 d補(bǔ)碼2、欲使j-k觸發(fā)器在cp脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，jk的取值應(yīng)為（ ）a00 b01 c10 d113、對完全確定原始狀態(tài)表中的6個(gè)狀態(tài)，a、b、c、d、e、f進(jìn)行比簡，若有（a，b），（d、e）等效，則最簡狀態(tài)表中只有（ ）個(gè)狀態(tài)a2 b4 c5 d64、下列集成電路芯片中，（ ）屬于組合邏輯電路a計(jì)數(shù)器74290 b寄存器74194 c三一八譯碼器74138 d集成定時(shí)器5g5555、設(shè)計(jì)一個(gè)20進(jìn)制同步計(jì)數(shù)器，至少需要（ ）個(gè)觸發(fā)器a4 b5 c6 d206、

3、用5g555構(gòu)成的多諧振蕩器有（ ）a兩個(gè)穩(wěn)態(tài) b兩個(gè)暫穩(wěn)態(tài) c一個(gè)穩(wěn)態(tài)，一個(gè)暫穩(wěn)態(tài) d既沒有穩(wěn)態(tài)，也沒有暫穩(wěn)態(tài)7、可編程邏輯陣列pla的與、或陳列是（ ）a與陣列可編程、或陣列可編程 b與陣列不可編程、或陣列可編程 c與陣列可編程、或陣列不可編程 d與陣列不可編程、或陣列不可編程8、最大項(xiàng)和最小項(xiàng)的關(guān)系是（ ）a b c d無關(guān)系三、邏輯函數(shù)化簡（6分）把化成最簡與或式四、分析題（每小題12分，共24分）a1&1b1c&fd1、分析圖1所示組合邏輯電路 寫出輸出函數(shù)表達(dá)式 列出真值表 說明電路功能圖11x圖22、分析圖2所示脈沖異步時(shí)序邏輯電路 寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 列出次態(tài)真值表，

4、作出狀態(tài)表和狀態(tài)圖 說明電路功能 設(shè)初態(tài)，作出x輸入4個(gè)異步脈沖后的狀態(tài)y2y1和輸出z的波形圖。五、設(shè)計(jì)題（每小題10分，共20分）1、作出“1101”序列檢測器的moore模型原始狀態(tài)圖和狀態(tài)表，電路有一個(gè)串行輸入端x，一個(gè)輸出端z。當(dāng)x輸入的序列中出現(xiàn)“1101”時(shí)，輸出z為1，否則z為0，其典型輸入輸出序列如下：輸入x 0 1 0 1 1 0 1 1 0 1 0輸出z 0 0 0 0 0 0 1 0 0 0 02、用d觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)能實(shí)現(xiàn)下列最簡二進(jìn)制狀態(tài)表的同步時(shí)序邏輯電路現(xiàn)態(tài)y2 y1次態(tài)/輸出x=0x=10001111001/011/001/000/010/010/00

5、0/011/1d觸發(fā)器激勵(lì)表如下qqn+1d0 00 11 01 10101 六 綜合應(yīng)用題（每小題10分，共20分）1、用三一八譯碼器74138和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè)三變量 “多數(shù)表決電路”2、用四位二進(jìn)制同步可逆計(jì)數(shù)器74193和八選一數(shù)據(jù)選擇器74152設(shè)計(jì)一個(gè)“10010010”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“1”是序列的第一位。（提示：首先把74193設(shè)計(jì)成八進(jìn)制計(jì)數(shù)器，用其計(jì)數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端）a1a2a0gd0d1d2d3d4d5d6d7f八選一mux74152附：各集成電路邏輯符號武漢大學(xué)計(jì)算機(jī)學(xué)院2006-2

6、007學(xué)年第二學(xué)期2006級數(shù)字邏輯期末考試試題a卷參考答案一、填空題（每空1分，共14）解答： 1.（21.5）10=（10101，1）2=（25.4）8=（15.8）162. x補(bǔ)=1.0011 3. 1000000010014. 0 5. 組合邏輯電路，時(shí)序邏輯電路6. 邏輯表達(dá)式，流程表，總態(tài)圖 7. 8. 指與非門的輸出端連接同類門的最多個(gè)數(shù)，它反映了與非門的帶負(fù)載能力。9. bc 二、選擇題（每空2分，共16分）解答1. d 2. d 3. b 4. c 5. b 6. b 7. a 8. a三、邏輯函數(shù)化簡（6分）解答先畫出函數(shù)f（a.b.c.d）的卡諾圖 00 01 11 10

7、1dd11d1d1dabcd00011110化簡得最簡與 或表達(dá)式：a1&1b1c&fdp1p2p3四、分析題（每小題12分，共24分）1. 解答 逐級寫出輸出函數(shù)表達(dá)式列真值表 輸入abcd輸入f0 0 0 00 0 0 10 0 1 00 0 1 100110 1 0 00 1 0 10 1 1 00 1 1 111111 0 0 01 0 0 11 0 1 01 0 1 100111 1 0 01 1 0 11 1 1 01 1 1 11111功能說明由真值表可知，當(dāng)輸入abcd取值為0010、0011、0100、0101、0110、0111、1010、1011、1100、1101、11

8、10、1111時(shí)輸出f為1，否則f為0?；蛘哒f當(dāng)輸入abcd中b或c為1時(shí)，f為1,否則f為0。2. 解答 輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式 電路屬mealy模型 列次態(tài)真值表，作狀態(tài)表和狀態(tài)圖輸入x現(xiàn)態(tài)y2y1激勵(lì)函數(shù)輸出z次態(tài)y2m+1y1n+1j2k2c 2j1 k1c 110 01 11 100 110 11 11 101 011 01 11 101 111 11 11 110 0 狀態(tài)表現(xiàn)在y2y1次真y2n+1 y1n+1 / z0 00 1 / 00 11/11 0 / 01 01 1 / 01 10 0 / 1 電路功能：異步模4加1計(jì)數(shù)器，輸出z表示進(jìn)位1 2 3 4 時(shí)間圖xy2y

9、1z五、設(shè)計(jì)題（每小題10分，共20分）a/01. 解答 設(shè)初態(tài)為 原始狀態(tài)圖如下a/0b/0e/1d/1c/11101001001x:原始狀態(tài)表現(xiàn)態(tài)次態(tài)輸出x=0x=1aab0bac0cdc0dae0eab12. 解答（1）作輸出函數(shù)和激勵(lì)函數(shù)真值表輸入x y2 y1次態(tài)y2n+1 y1n+1激勵(lì)函數(shù)d2 d1輸出z0 0 00 10 100 0 11 11 100 1 10 10 100 1 00 00 001 0 01 01 001 0 11 01 001 1 10 00 001 1 01 11 11（2）確定輸出函數(shù)和激勵(lì)函數(shù)01y1xy2 00 01 11 101111d1 00 0

10、1 11 101111d2xy2y101 （3）畫邏輯電路圖z &y1 y1c d1y2 y2c d211cp&x1注：d2、d1亦可化成與非 與非的形式。六、綜合應(yīng)用題（每小題10分，共20分）1. 解答 列其值表設(shè)輸入為a，b，c：1：贊同 0：反對輸出為f ：1：通過 0：否決列其值表如下：輸入abc 輸出函數(shù)表達(dá)式f=m(3,5,6,7) 變換表達(dá)式形式畫邏輯圖 輸出f0 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 abc0&f001011 0 0112. 解答 把74193設(shè)計(jì)成8進(jìn)制計(jì)數(shù)器，計(jì)數(shù)規(guī)律為qdqcqbqa：00000001001000

11、11 0111011001010100當(dāng)qdqcqbqa向1000進(jìn)位時(shí)，強(qiáng)迫計(jì)數(shù)器產(chǎn)生清0信號，所以clr=qd 用qcqbqa作八選一數(shù)據(jù)選擇的地址選擇端 數(shù)據(jù)選擇器的輸入端d0d7依次接入待產(chǎn)生序列的各位10010010 設(shè)置工作啟動按鈕，提供清0脈沖，cpu外接工作脈沖，cpd按“1”clr qdqccpu qbcpd qa1“1”a2a1 八選一muxa0g d0 d1 d2 d3 d4 d5 d6 d7 “0”f啟動脈沖ps“1”cp1 0 0 1 0 0 1 0 邏輯圖如下武 漢 大 學(xué) 計(jì) 算 機(jī) 學(xué) 院數(shù)字邏輯期末考試試題（a卷）20072008學(xué)年第二學(xué)期（閉卷考試）班號：

12、 學(xué)號： 姓名： 成績： （注：答案全部寫在答題紙上）一、填空題（每空1分，共16分）1、（27.5）10=（ ）2=（ ）162、已知x=-0.1011，則x補(bǔ)=（ ）3、奇偶校驗(yàn)碼可檢測（ ）位錯(cuò)，但不能定位和糾錯(cuò)4、每個(gè)雙穩(wěn)態(tài)觸發(fā)器可記錄（ ）位二進(jìn)制碼5、十進(jìn)制數(shù)347對應(yīng)的8421bcd碼是（ ）6、三態(tài)門的三種輸出狀態(tài)是（ ）、（ ）、（ ）7、有兩個(gè)相同型號的ttl與非門，甲的開門電平為1.6v, 乙的開門電平為1.7v，試問在輸入相同高電平時(shí)，（ ）的抗干擾能力強(qiáng)。8、的反函數(shù)是（ ），對偶函數(shù)是（ ）9、組合邏輯電路的競爭可分為（ ）競爭和（ ）競爭兩種類型。10、用5g55

13、5構(gòu)成的單穩(wěn)觸發(fā)器的暫穩(wěn)態(tài)持續(xù)時(shí)間tw的寬度與（ ）有關(guān)。11、脈沖異步時(shí)序邏輯電路的狀態(tài)（ ）同時(shí)變化的。二、單項(xiàng)選擇題（每空2分，共14分）1、能夠直接將輸出端相連實(shí)現(xiàn)“線與”的邏輯門是（ ） a. 與門 b. 或門 c. oc門 d. 與或非門2、三一八譯碼器74138能夠正常工作的條件是使能端必須為（ ） a.100 b.011 c.101 d.1103、對上升沿觸發(fā)的鐘控觸發(fā)器，其狀態(tài)翻轉(zhuǎn)的時(shí)刻發(fā)生在（ ） a.cp為0時(shí) b. cp由0到1時(shí) c. cp由1到0時(shí) d. cp為1時(shí)4、同步時(shí)序邏輯電路中，狀態(tài)編碼采用相鄰編碼法的主要目的是（ ） a.減少觸發(fā)器個(gè)數(shù) b.提高電路可靠

14、性c.提高電路工作速度 d.減少電路中的邏輯門，使電路結(jié)構(gòu)最簡5、電平異步時(shí)序邏輯電路，不允許兩個(gè)或兩個(gè)以上輸入信號（ ） a.同時(shí)為1 b. 同時(shí)為0 c. 同時(shí)改變 d.同時(shí)出現(xiàn)6、對完全確定原始狀態(tài)表中的5個(gè)狀態(tài)a、b、c、d、e進(jìn)行化簡，若有（b、c）、（b、d）等效，則最簡狀態(tài)表中只有（ ）個(gè)狀態(tài) a. 2 b. 3 c. 4 d. 57、某同步時(shí)序邏輯電路的最簡狀態(tài)表中有11個(gè)狀態(tài)，則設(shè)計(jì)該電路最少需要（ ）個(gè)觸發(fā)器。 a. 3 b. 4 c. 5 d. 15三、化簡邏輯函數(shù)（每小題5分，共10分）1、用代數(shù)法把函數(shù)化成最簡與一或式11ab11&f1f2f3f4&2、用卡諾圖法把函

15、數(shù)化成最簡或與式四、分析題（每小題10分，共20分）1、分析圖1所示組合邏輯電路 寫出輸出函數(shù)表達(dá)式 列出真值表 說明電路功能 圖1y2y12、分析圖2所示脈沖異步時(shí)序邏輯電路 寫出激勵(lì)函數(shù)表達(dá)式 作出狀態(tài)表和狀態(tài)圖圖2 作出時(shí)間圖并說明電路功能（設(shè)初態(tài)y2y1=00）五、設(shè)計(jì)題（每小題10分，共20分）1、作出“1111”序列檢測器的moore模型原始狀態(tài)圖和狀態(tài)表，電路有一個(gè)串行輸入端x，一個(gè)輸出端z。當(dāng)x輸入的隨機(jī)序列中出現(xiàn)連續(xù)4個(gè)或4個(gè)以上1時(shí)，輸出z為1，否則z為0，其典型輸入輸出序列如下：輸入x：0 1 1 0 1 1 1 1 1 0 1 0 輸出z：0 0 0 0 0 0 0 1

16、 1 0 0 0 2、用j-k觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)一個(gè)mealy模型同步八進(jìn)制可逆計(jì)數(shù)器。電路有一個(gè)輸入x，一個(gè)輸出z。x=0在時(shí)鐘脈沖作用下，作加1計(jì)數(shù)，x=1作減1計(jì)數(shù)；輸出z等于1表示進(jìn)位或借位。（j-k觸發(fā)器激勵(lì)表如下）：j k0 00 11 01 10 d1 dd 1d 0六、綜合應(yīng)用題（每小題10分，共20分）1、用pla設(shè)計(jì)一個(gè)組合邏輯電路，該電路用于比較二個(gè)一位二進(jìn)制數(shù)a、b的大小，產(chǎn)生大于（f1）、小于（f2）、等于（f3）三種比較結(jié)果2、用四位二進(jìn)制同步可逆計(jì)數(shù)器74193，七段顯示譯碼器7448，七段顯示器設(shè)計(jì)一個(gè)“秒”時(shí)鐘，循環(huán)顯示“09”秒。假設(shè)秒脈沖已設(shè)計(jì)好，可

17、直接接到計(jì)數(shù)器的cp端。（寫出設(shè)計(jì)過程，說明工作原理，畫出邏輯圖）武 漢 大 學(xué) 計(jì) 算 機(jī) 學(xué) 院數(shù)字邏輯期末考試試題（a卷）參考答案20072008學(xué)年第二學(xué)期（閉卷考試）一、解答（每空1分，共16分）1. (11011.1)2、(1b.8)16 2. x補(bǔ)=1.01013. 奇數(shù) 4. 1 5. 0011 0100 0111 6. 高電平, 低電平, 高阻 7. 甲 8. 9. 臨界競爭, 非臨界競爭 10. 充電時(shí)間常數(shù) rc 11. 不是二、解答（每小題2分，共14分）1. c 2.a 3.b 4.d 5. c 6.b 7.b三、解答（每小題5分，共10分）1. 2. 畫出函數(shù)f的卡

18、諾圖d 0 0 10 1 1 0d 1 d 0 1 0 d 10001111000 01 11 10abcd解法1 圈為0的項(xiàng)，直接寫出或一與式 解法2 先求的最簡與一或式。再對求反即得f的最簡或一與式四、解答（每小題10分，共20分）1. 寫出輸出函數(shù)表達(dá)式 列其值表abf1f2f3f4000111011011101101111110功能：由其值表可見，每輸入一組二進(jìn)制碼時(shí)，與這個(gè)二進(jìn)制碼值相對應(yīng)的輸出線上將出現(xiàn)一個(gè)低電平為0的有效信號。故其功能是將二進(jìn)制碼按它原來的值譯成相應(yīng)的輸出信號，是一個(gè)二一四譯碼器，輸出低電平有效。2. 寫出激勵(lì)函數(shù)表達(dá)式 作狀態(tài)轉(zhuǎn)換其值表cpy2y1t2c2d1c

19、1y2n+1y1n+1100111011011011011011111111101000 00 11 11 000001111狀態(tài)圖狀態(tài)表現(xiàn)態(tài)y2y1次態(tài)cp=1000 1011 0101 1110 0cp: 電路功能：該電路是一個(gè)異步模四（二位二進(jìn)制數(shù)）加1計(jì)數(shù)器。時(shí)間圖如下：cpy2y1五、解答（每小題10分，共20分） 1. 設(shè)初態(tài)為aa/0b/0d/0c/001111e/110000x:原始狀態(tài)表現(xiàn)狀狀態(tài)輸出x=0x=1aab0bac0cad0dae0eae1原始狀態(tài)圖2. 形成原始狀態(tài)圖和原始狀態(tài)表現(xiàn)態(tài)y2y1y0x=0x=10 0 0001/0111/10 0 1010/0000/

20、00 1 0 011/0001/00 1 1100/0010/01 0 0101/0011/01 0 1110/0100/01 1 0111/0101/01 1 1000/1110/01/1 確定激勵(lì)函數(shù)和輸出函數(shù)輸入次態(tài)輸出激勵(lì)xy2y1y0z000000100d0d1d000101000d1dd1001001100dd01d001110001dd1d101001010d00d1d01011100d01dd101101110d0d01d01110001d1d1d1100011111d1d1d100100000d0dd1101000100dd11d101101000dd0d111000110d

21、11d1d11011000d00dd111101010d0d11d11111100d0d0d1畫卡諾圖化簡0001111000dd101dd111dd10ddxy2y1y0j20001111000d1d01dd11d1d10ddxy2y1y0k2畫電路圖（略）六、解答（每小題10分，共20分）1. 列真值表求出f1（大于），f2 (小于)，f3(等于)的最簡與或表達(dá)式。abf1f2f300001010101010011001 畫pla的陣列圖abf1f2f32. 先把74193設(shè)計(jì)成十進(jìn)制計(jì)數(shù)器，并用啟動脈沖ps將初態(tài)qdqcqbqa清零，clr=qdqb,cpu接“秒”脈沖cp, cpd接“

22、1”。 把計(jì)數(shù)器的輸出狀態(tài)qdqcqbqa接7448的a3a2a1a0，并正確處理7448的輔助控制信號， 把7448的七段輸出端ag接七段顯示器的輸入ag。qd qc qb qad c b a&ps“秒”脈沖cp“1”“1”“1”1“秒”時(shí)鐘邏輯電路圖“1”武漢大學(xué)計(jì)算機(jī)學(xué)院數(shù)字邏輯期末考試試題（a卷）20082009學(xué)年第二學(xué)期（閉卷考試）班級： 學(xué)號： 姓名： 成績： （注：答案全部寫在答題紙上）一、填空題（每空1分，共16分）1已知x補(bǔ)=1.1100，則x真值=（ ），x反=（ ）。2（30.5）10=（ ）2=（ ）8=（ ）16。3的反函數(shù)是（ ），對偶函數(shù)是（ ）。4余3碼010

23、010001011對應(yīng)的十進(jìn)制數(shù)是（ ）。5有兩個(gè)相同型號的ttl與非門，甲的關(guān)門電平為0.9v，乙的關(guān)門電平為0.8v，試問在輸入相同低電平時(shí)，（ ）的抗干擾能力強(qiáng)。6集電極開路邏輯門（oc門）的輸出端（ ）直接相連實(shí)現(xiàn)線與。7欲使t觸發(fā)器在cp脈沖作用下的次態(tài)與現(xiàn)態(tài)相反，則t的取值應(yīng)為（ ）。8脈沖異步時(shí)序邏輯電路（ ）兩個(gè)或兩個(gè)以上輸入端同時(shí)為1。9優(yōu)先編碼器的多個(gè)輸入端（ ）同時(shí)輸入有效信號。10可編程邏輯陣列pla的與陣列是（ ）編程的。11若要消除函數(shù)對應(yīng)的電路可能存在的險(xiǎn)象，則應(yīng)增加的冗余項(xiàng)是（ ）。12對完全確定狀態(tài)表中的7個(gè)狀態(tài)a、b、c、d、e、f、g進(jìn)行化簡，若有（a、b

24、），（b、c），（e、f）等效，則最簡狀態(tài)表中只有（ ）個(gè)狀態(tài)。二、證明題（6分）三、化簡題（每小題5分，共10分）把下列函數(shù)化成最簡與一或式：1；2。四、分析題（每小題10分，共20分）1分析圖1所示組合邏輯電路（1）寫出輸出函數(shù)表達(dá)式（3分）（2）列出真值表（4分）（3）說明電路功能（3分） 圖12分析圖2所示電平異步時(shí)序邏輯電路（1）寫出輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式（3分）（2）作出流程表（表中輸入變量按x2x1順序排列）（3分）（3）作出總態(tài)圖（4分） 圖2五、設(shè)計(jì)題（每小題12分，共24分）1作出同步時(shí)序邏輯電路“110”序列檢測器的mealy模型原始狀態(tài)圖和狀態(tài)表。電路有一個(gè)串行輸入端

25、x，一個(gè)輸出端z。當(dāng)x輸入的序列中出現(xiàn)“110”時(shí)，輸出z為1，否則z為0。其典型輸入輸出序列如下：輸入x：0 1 0 1 1 0 0 1 1 0 1輸出z：0 0 0 0 0 1 0 0 0 1 02用j、k觸發(fā)器和適當(dāng)?shù)倪壿嬮T設(shè)計(jì)能實(shí)現(xiàn)下列最簡二進(jìn)制狀態(tài)表功能的同步時(shí)序邏輯電路?，F(xiàn)態(tài)y2 y1jk觸發(fā)器激勵(lì)表x=0x=1jk0000/001/0000d0100/011/0011d10dd/ddd/d10d11100/011/111d0六、綜合應(yīng)用題（每小題12分，共24分）1用四選一數(shù)據(jù)選擇器設(shè)計(jì)一個(gè)三變量奇數(shù)檢測電路，當(dāng)輸入的三個(gè)變量a、b、c中1的個(gè)數(shù)為奇數(shù)時(shí)，輸出f等于1，否則f等于

26、0。（用ab作地址選擇端）2用5g555定時(shí)器和適當(dāng)?shù)碾娮桦娙輼?gòu)成的多諧振蕩器如下圖所示：說明電路的工作原理；（4分）畫出電容電壓vc的充放電波形和輸出電壓vo的振蕩波形；（4分）計(jì)算出矩形波的振蕩周期。（4分）附：5g555的電路結(jié)構(gòu)圖、引腳圖、功能表如下：5g555不外接控制電壓時(shí)的功能表武漢大學(xué)計(jì)算機(jī)學(xué)院數(shù)字邏輯期末考試（a卷）參考答案20082009學(xué)年第二學(xué)期（閉卷考試）一、填空題（每空1分，共16分）1x真值=0.0100，x反=1.1011。2（30.5）10=（11110.1）2=（36.4）8=（1e.8）163反函數(shù)，對偶函數(shù)。4（158）105甲6可以（允許）718不允許

27、9可以（允許）10可11增加冗余項(xiàng)124二、證明題（6分）三、化簡題（每小題5分，共10分）1解：2解：畫卡諾圖最簡與一或式 四、分析題（每小題10分，共20分）1解答（1）輸出函數(shù)表達(dá)式：（2）列真值表輸入輸出abf1f2f300010011001000111010（3）功能說明：該電路對二個(gè)1位二進(jìn)制數(shù)a、b進(jìn)行比較，產(chǎn)生小于（f1），等于（f2）和大于（f3）三種比較結(jié)果。2解答（1）輸出函數(shù)和激勵(lì)函數(shù)表達(dá)式：（電路屬于mealy模型）（2）流程表二次狀態(tài)激勵(lì)狀態(tài)/輸出狀態(tài)y/zyx2x1=0 00 11 11 00/0/01/1/01/10/0/1/1（3）總整圖五、設(shè)計(jì)題（每小題12

28、分，共24分）現(xiàn)態(tài)y次態(tài)/輸出x=0x=1aa/0b/0ba/0c/0cd/1c/0da/0b/01解：設(shè)初態(tài)為a，由題意得：2解（1）：列次態(tài)轉(zhuǎn)換真值表輸入次態(tài)激勵(lì)輸出zxy2y1j2k2j1k1000000d0d0001000dd10010ddddddd01100d1d10100010d1d0101111dd00110ddddddd11111d0d01（2）用卡諾圖化簡得： （3）討論當(dāng)電路進(jìn)入多余狀態(tài)10時(shí)，電路能否自啟動。xy2y1j2k2j1k1z01001010001100010110可見電路能自啟動。（4）畫邏輯圖（略）六、綜合應(yīng)用題（每小題12分，共24分）1解（1）：設(shè)輸入變

29、量為a、b、c，輸出為f，列真值表如下：輸入輸出abcf00000011010101101001101011001111（2）寫輸出函數(shù)表達(dá)式：（3）選a、b作地址端，確定輸入數(shù)據(jù)d0、d1、d2、d3。 d0=c、 、d3=c（4）畫邏輯圖2解：工作原理當(dāng)合上電源瞬間，電容上的電壓不能突變，所以，輸出vo=1，放電三極管截止，電源電壓經(jīng)r1、r2和電容c充電，vc逐步上升，當(dāng)vc上升到時(shí)，放電三極管仍然截止，v0仍然為1，電路處于第一個(gè)暫穩(wěn)態(tài)。當(dāng)vc繼續(xù)充電到時(shí)，此時(shí)，放電三極管開始導(dǎo)通，輸出vo=0，電容經(jīng)過c、r2和放電三極管t放電，vc開始下降。當(dāng)下降到時(shí)，輸出v0仍為0，電路處于第二

30、個(gè)暫穩(wěn)態(tài)。當(dāng)vc繼續(xù)放電下降到時(shí)，vth就，放電三極管又截止，輸出v0又變到1，又重復(fù)第一個(gè)暫穩(wěn)態(tài)，如此循環(huán)產(chǎn)生振蕩，輸出矩形波。（2）電容電壓vc的充放電波形和輸出電壓vo的振蕩波形如下：（3）輸出矩形波的高電平時(shí)間th是電容電壓vc的充電時(shí)間，與有關(guān)，即或。輸出低電平的時(shí)間tl為vc的放電時(shí)間，與r2c有關(guān)。即或 矩形波的振蕩周期或 武漢大學(xué)計(jì)算機(jī)學(xué)院20092010學(xué)年第二學(xué)期2009級數(shù)字邏輯期未考試試卷 a卷學(xué)號 班級 姓名 成績 一、填空題（每空1分，共14分）1在數(shù)字電路和計(jì)算機(jī)中，只有（ ）和（ ）兩種符號來表示信息。2時(shí)序邏輯電路由（ ）和（ ）組成。3（26.25）10（

31、）2；（5b）16（ ）84（305.1）10（ ）8421bcd=（ ）余3碼5若x-1010，則x補(bǔ)=（ ）6ttl與非門的關(guān)門電平為0.8v，開門電平為1.9v，當(dāng)其輸入低電平為0.3v，高電平為3.2v時(shí)，其輸入低電平噪聲容限vnl為（ ），輸入高電平噪聲容限vnh為（ ）。7jk觸發(fā)器的特征方程是（ ）。8的反函數(shù)是（ ），對偶函數(shù)是（ ）。二、選擇題（每題2分，共16分）從下面每題的四個(gè)答案中選擇唯一正確的答案填入括號中。1能把緩變輸入信號轉(zhuǎn)換成矩形波的電路是（ ）。a單穩(wěn)態(tài)觸發(fā)器b多諧振蕩器c施密特觸發(fā)器d邊沿觸發(fā)器2用pla進(jìn)行邏輯設(shè)計(jì)時(shí)，應(yīng)將邏輯函數(shù)表達(dá)式變換成（ ）。a與非

32、與非式b異或表達(dá)式c最簡與或式d最簡或與式3在下列器件中，屬于時(shí)序邏輯電路的是（ ）。a計(jì)數(shù)器b譯碼器c數(shù)據(jù)選擇器d全加器4設(shè)計(jì)一個(gè)能存放8位二進(jìn)制代碼的寄存器，需要（ ）個(gè)觸發(fā)器。a2b3c4d85維持阻塞d觸發(fā)器是時(shí)鐘脈沖cp的（ ）觸發(fā)的。a下降沿b上升沿c高電平d低電平6對完全給定原始狀態(tài)表中的6個(gè)狀態(tài)a、b、c、d、e、f化簡，若有（ab）、（bc）、（ef）等效，則最簡狀態(tài)表中應(yīng)有（ ）個(gè)狀態(tài)。a4b6c3d57組合邏輯電路的競爭險(xiǎn)象是由（ ）引起的。a電路有多個(gè)輸出b電路中使用多種門電路c電路中存在延遲d電路不是最簡8在（ ）電路中，不允許兩個(gè)或兩個(gè)以上輸入信號同時(shí)發(fā)生變化。a組

33、合邏輯b電平異步時(shí)序邏輯c脈沖異步時(shí)序邏輯d以上都不是三、證明題（7分）四、化簡題（7分）把函數(shù)化成最簡與一或式。五、分析題（每小題10分，共20分）1分析圖1所示由四選一多路選擇器構(gòu)成的組合邏輯電路。寫出f的表達(dá)式說明電路邏輯功能 圖1 圖22分析圖2所示異步時(shí)序邏輯電路 寫出激勵(lì)函數(shù)表達(dá)式 作出狀態(tài)表和狀態(tài)圖 畫出cp、q3、q2、q1的波形圖 說明電路功能六、設(shè)計(jì)題（每小題10分，共20分）1作出三位二進(jìn)制碼奇檢測器的mealy模型原始狀態(tài)圖和狀態(tài)表。當(dāng)電路從串行輸入端x接收的每3位一組的二進(jìn)制代碼中有奇數(shù)個(gè)1時(shí)，輸出z為1，否則z為0。2用d觸發(fā)器作存儲元件，設(shè)計(jì)能實(shí)現(xiàn)下列最簡二進(jìn)制狀

34、態(tài)表的同步時(shí)序邏輯電路。d觸發(fā)器激勵(lì)表如下：q qn+1d000011100111七、綜合應(yīng)用題（16分）用四位二進(jìn)制同步可逆計(jì)數(shù)器74193和八選一數(shù)據(jù)選擇器74152設(shè)計(jì)一個(gè)“01101011”序列發(fā)生器，循環(huán)產(chǎn)生該序列。序列中的最高位“0”是序列的第一位。（提示：首先把74193設(shè)計(jì)成八進(jìn)制計(jì)數(shù)器，用其計(jì)數(shù)狀態(tài)作八選一數(shù)據(jù)選擇器的地址端，用要產(chǎn)生的序列位作數(shù)據(jù)選擇器的數(shù)據(jù)輸入端）a1a2a0gd0d1d2d3d4d5d6d7f八選一mux74152附：各集成電路邏輯符號武漢大學(xué)計(jì)算機(jī)學(xué)院20092010學(xué)年第二學(xué)期2009級數(shù)字邏輯期末考試試題a卷參考答案一、填空題（每空1分，共14分）

35、10、1 2組合電路，存儲電路 3（11010.01）2；（223）84（00110000 0101.0001）8421bcd （0110 0011 1000）余3碼5x補(bǔ)=1011060.5v，1.3v78 二、選擇題（每題2分，共16分）1c 2d 3a 4d 5b 6c 7c 8b三、證明題（7分）可用真值表或代數(shù)法證四、化簡題（7分）五、分析題（每小題10分，共20分）1 該電路實(shí)現(xiàn)異或邏輯功能2 k1=1 cp1=cp cp1=cp cp3=q2 功能：異步七進(jìn)制加法計(jì)數(shù)器，能自啟動。六、設(shè)計(jì)題（每小題10分，共20分）1參考p158圖5.492 七、綜合應(yīng)用題（16分） 把7419

36、3設(shè)計(jì)成8進(jìn)制計(jì)數(shù)器，計(jì)數(shù)規(guī)律為qdqcqbqa：0000000100100011 0111011001010100當(dāng)qdqcqbqa向1000進(jìn)位時(shí)，強(qiáng)迫計(jì)數(shù)器產(chǎn)生清0信號，所以clr=qd 用qcqbqa作八選一數(shù)據(jù)選擇的地址選擇端 數(shù)據(jù)選擇器的輸入端d0d7依次接入待產(chǎn)生序列的各位01101011 設(shè)置工作啟動按鈕，提供清0脈沖，cpu外接工作脈沖，cpd接“1”clr qdqccpu qbcpd qa1“1”a2a1 八選一muxa0g d0 d1 d2 d3 d4 d5 d6 d7 “0”f啟動脈沖ps“1”cp0 1 1 0 1 0 1 1 邏輯圖如下：武漢大學(xué)計(jì)算機(jī)學(xué)院20102

37、011學(xué)年第二學(xué)期2010級數(shù)字邏輯期未考試試卷（閉卷） a卷（a類）一、填空題（每空1分，共14分）1若x=0.1011，則x補(bǔ)=（ ）。2（10110.1）2=（ ）10=（ ）8=（ ）1638421bcd碼 100100010111對應(yīng)的十進(jìn)制數(shù)是（ ）。4時(shí)序邏輯電路由（ ）和（ ）組成。5f（abc）=ab的反函數(shù)是（ ），對偶函數(shù)是（ ）。6欲使jk觸發(fā)器在cp有效跳沿作用下的次態(tài)與現(xiàn)狀相反，則jk的取值應(yīng)為（ ）。7一個(gè)矩形波信號從與非門輸入端傳到輸出端所延遲的時(shí)間叫（ ）。8消除組合邏輯電路競爭險(xiǎn)象的常用方法有（ ）、（ ）、（ ）。二、單項(xiàng)選擇題（每小題2分，共16分）從下

38、面每題的四個(gè)答案中，選擇唯一正確的答案代號填入括號內(nèi)。1在一個(gè)給定的數(shù)字波形中，其周期為脈沖寬度的兩倍，則占空比為（ ）。a100%b200%c50%d150%2具有三種輸出狀態(tài)的門是（ ）。a與門b或門coc門d三態(tài)門3維持阻塞d觸發(fā)器是時(shí)鐘的（ ）觸發(fā)的。a上升沿b下降沿c高電平d低電平4電平異步時(shí)序邏輯電路的分析工具是（ ）。a真值表、卡諾圖b狀態(tài)表、狀態(tài)圖c功能表、波形圖d流程表、總態(tài)圖5欲把正弦波變換為同頻率的矩形波，應(yīng)選擇（ ）。a多諧振蕩器b施密特觸發(fā)器c單穩(wěn)態(tài)觸發(fā)器dj-k觸發(fā)器6對完全給定狀態(tài)表中的7個(gè)狀態(tài)a、b、c、d、e、f、g進(jìn)行化簡，若有（a、b），（b、c），（e、

39、f）等效，則最簡狀態(tài)表中只有（ ）個(gè)狀態(tài)。a4b5c3d67用pla實(shí)現(xiàn)組合邏輯電路功能，通常要將函數(shù)表達(dá)式表示成（ ）。a最小項(xiàng)表達(dá)式 b最簡與一或式 c最大項(xiàng)表達(dá)式 d一般或一與式8下列集成電路芯片中，（ ）屬于時(shí)序邏輯電路。a計(jì)數(shù)器74193 b三-八譯碼器74138 c多路選擇器74153 d優(yōu)先編碼器74148三、化簡題（8分）用卡諾圖把f（abcd）=m（1，3，13，15）d（6，9，11，14）化成最簡與一或式。四、分析題（每小題12分，共24分）1分析圖示組合邏輯電路（1）寫出輸出函數(shù)表達(dá)式（2）列出真值表（3）說明電路功能2分析圖示同步時(shí)序邏輯電路（1）寫出激勵(lì)函數(shù)表達(dá)式（2）作狀態(tài)表和狀態(tài)圖（3）說明電路功能五、設(shè)計(jì)題（14分）用t觸發(fā)器設(shè)計(jì)一個(gè)異步二位二進(jìn)制（模四）加1計(jì)