《微機(jī)原理與接口》第13章先進(jìn)微處理器介紹

1、微機(jī)原理與接口技術(shù)微機(jī)原理與接口技術(shù)主講主講 易凡易凡 武漢大學(xué)物理學(xué)院電子科學(xué)與技術(shù)系武漢大學(xué)物理學(xué)院電子科學(xué)與技術(shù)系第十三章第十三章先進(jìn)微處理器介紹先進(jìn)微處理器介紹x86x86前前x86x86架構(gòu)架構(gòu)4 4位處理器位處理器 40044004、404040408 8位處理器位處理器 80088008、80808080、80858085IA-16IA-16 80868086、80888088、8028680286IA-32 IA-32 PentiumPentium前前 8038680386、8048680486PentiumPentium早期架構(gòu)早期架構(gòu) PentiumPentium、Pent

2、ium MMXPentium MMXP6P6架構(gòu)架構(gòu) Pentium ProPentium Pro、Pentium IIPentium II、Pentium IIIPentium III、Pentium Pentium II/III Xeon/CeleronII/III Xeon/CeleronNetBurstNetBurst架構(gòu)架構(gòu) Pentium 4Pentium 4、Pentium Pentium D D、Pentium Extreme Pentium Extreme EditionEdition、XeonXeon其中其中Pentium D Pentium D 和和Pentium Ext

3、reme EditionPentium Extreme Edition支持支持Dual-CoreDual-Core技術(shù)、技術(shù)、Extended Extended Memory 64 Technology(EM64TMemory 64 Technology(EM64T），），Pentium Extreme EditionPentium Extreme Edition還支持還支持Hyper-Hyper-Threading (HT)Threading (HT)技術(shù)技術(shù)13.1 Intel13.1 Intel微處理器家族發(fā)展概述微處理器家族發(fā)展概述 13.1 Intel13.1 Intel微處理器家族

4、發(fā)展概述（續(xù)）微處理器家族發(fā)展概述（續(xù)） n提高芯片內(nèi)部時(shí)鐘頻率使操作速度加快，這將受到微電子提高芯片內(nèi)部時(shí)鐘頻率使操作速度加快，這將受到微電子工藝及芯片功耗的限制。工藝及芯片功耗的限制。n增加數(shù)據(jù)總線寬度，提高數(shù)據(jù)路徑的流量，這將要求芯片增加數(shù)據(jù)總線寬度，提高數(shù)據(jù)路徑的流量，這將要求芯片集成度提高、封裝引腳增多。集成度提高、封裝引腳增多。n微體系結(jié)構(gòu)中采用新技術(shù)，使更多的指令在同一時(shí)刻并行微體系結(jié)構(gòu)中采用新技術(shù)，使更多的指令在同一時(shí)刻并行執(zhí)行（提高指令執(zhí)行并行性執(zhí)行（提高指令執(zhí)行并行性ILPILP），這是最重要的一點(diǎn)，這），這是最重要的一點(diǎn)，這將要求芯片有更高的集成度以及新的設(shè)計(jì)思想。將要求

5、芯片有更高的集成度以及新的設(shè)計(jì)思想。n提高微處理器性能有三個(gè)途徑：提高微處理器性能有三個(gè)途徑：13.1 Intel13.1 Intel微處理器家族發(fā)展概述（續(xù)）微處理器家族發(fā)展概述（續(xù)） n采用超級(jí)流水線采用超級(jí)流水線( (Super-pipeline):Super-pipeline): 將指令的執(zhí)行分解成將指令的執(zhí)行分解成小的步驟小的步驟( (級(jí)級(jí)), ), 不同指令中不同步驟可并行操作。級(jí)數(shù)分不同指令中不同步驟可并行操作。級(jí)數(shù)分的多，并行執(zhí)行的指令也多。的多，并行執(zhí)行的指令也多。n超級(jí)流水線指的是多級(jí)數(shù)的流水線超級(jí)流水線指的是多級(jí)數(shù)的流水線( (如如8 8級(jí)以上級(jí)以上) )。n采用超標(biāo)量采

6、用超標(biāo)量(Super-Scalar): (Super-Scalar): 片內(nèi)設(shè)置多重功能相同的部片內(nèi)設(shè)置多重功能相同的部件，為指令并行執(zhí)行提供硬件基礎(chǔ)。件，為指令并行執(zhí)行提供硬件基礎(chǔ)。n提高處理器指令執(zhí)行并行性（提高處理器指令執(zhí)行并行性（ILPILP）有兩種方法：）有兩種方法：13.2 13.2 奔騰奔騰 Pentium Pentium 微處理器微處理器n第一代奔騰微處理器采用第一代奔騰微處理器采用0.80.8微米工藝，集成度微米工藝，集成度310310萬晶體管，萬晶體管，工作頻率工作頻率66MHz66MHz，指令與，指令與486486兼容，性能比兼容，性能比486486大大提高，是大大提高，

7、是Inter芯片技術(shù)發(fā)展中的里程碑。芯片技術(shù)發(fā)展中的里程碑。p哈佛結(jié)構(gòu)，有分開的指令哈佛結(jié)構(gòu)，有分開的指令CacheCache與數(shù)據(jù)與數(shù)據(jù)Cache,Cache,各各8KB8KB容量。容量。p與與80 x8680 x86系列微處理器兼容；系列微處理器兼容；p有有6464位數(shù)據(jù)總線、位數(shù)據(jù)總線、 3232位地址總線，尋址空間位地址總線，尋址空間4GB4GB；pRISCRISC型超標(biāo)量結(jié)構(gòu)型超標(biāo)量結(jié)構(gòu) - - 兩個(gè)兩個(gè)5 5級(jí)整數(shù)指令流水線，一個(gè)級(jí)整數(shù)指令流水線，一個(gè)8 8級(jí)浮點(diǎn)流水線。級(jí)浮點(diǎn)流水線。p具有超級(jí)流水線技術(shù)的高性能浮點(diǎn)運(yùn)算器；具有超級(jí)流水線技術(shù)的高性能浮點(diǎn)運(yùn)算器；p獨(dú)立的兩條整數(shù)執(zhí)行

8、流水線，獨(dú)立的兩條整數(shù)執(zhí)行流水線，U U與與V V，在一時(shí)鐘周期內(nèi)可以發(fā)射，在一時(shí)鐘周期內(nèi)可以發(fā)射兩條整數(shù)指令去執(zhí)行。兩條整數(shù)指令去執(zhí)行。 Pentium Pentium 微處理器的結(jié)構(gòu)特點(diǎn)微處理器的結(jié)構(gòu)特點(diǎn)p數(shù)據(jù)數(shù)據(jù)- -代碼分離式高速緩存，符合代碼分離式高速緩存，符合MESIMESI協(xié)議；協(xié)議；p增強(qiáng)的錯(cuò)誤檢測(cè)和報(bào)告功能；增強(qiáng)的錯(cuò)誤檢測(cè)和報(bào)告功能；p利用片上分支目標(biāo)緩沖器提高分支指令預(yù)測(cè)準(zhǔn)確性。利用片上分支目標(biāo)緩沖器提高分支指令預(yù)測(cè)準(zhǔn)確性。p常用的指令不采用微程序設(shè)計(jì)，而改用硬件實(shí)現(xiàn)。常用的指令不采用微程序設(shè)計(jì)，而改用硬件實(shí)現(xiàn)。p支持支持6464位外部數(shù)據(jù)總線突發(fā)傳輸方式位外部數(shù)據(jù)總線突發(fā)

9、傳輸方式p通過通過APICAPIC總線支持多處理器系統(tǒng)總線支持多處理器系統(tǒng) Pentium Pentium 微處理器的結(jié)構(gòu)特點(diǎn)（續(xù)）微處理器的結(jié)構(gòu)特點(diǎn)（續(xù)）n Pentium Pentium 微處理器內(nèi)部結(jié)構(gòu)微處理器內(nèi)部結(jié)構(gòu) 分支目標(biāo)緩分支目標(biāo)緩沖器沖器 代碼代碼Cache 8KBCache 8KBTLBTLB指令指令指針指針預(yù)取緩沖存儲(chǔ)器預(yù)取緩沖存儲(chǔ)器指令譯碼部件指令譯碼部件256256位位總總 線線 接接 口口 部部 件件分頁分頁部件部件6464位數(shù)據(jù)位數(shù)據(jù)總線總線預(yù)取預(yù)取地址地址3232位地址位地址總線總線控制控制控控 制制 部部 件件地址生成地址生成（U U流水線）流水線）地址生成地址

10、生成（V V流水線）流水線）控制控制ROMROMALUALU（U U流水線）流水線）ALUALU（V V流水線）流水線）整數(shù)寄存器組整數(shù)寄存器組桶形移位器桶形移位器數(shù)據(jù)數(shù)據(jù) Cache Cache 8KB 8KBTLBTLB浮點(diǎn)部件浮點(diǎn)部件控制寄存器組控制寄存器組加法器加法器除法器除法器乘法器乘法器8080位位8080位位分支檢測(cè)和目標(biāo)地址分支檢測(cè)和目標(biāo)地址6464位數(shù)據(jù)位數(shù)據(jù)總線總線3232位地址位地址總線總線3232位位3232位位3232位位3232位位3232位位3232位位= =指令預(yù)?。ㄖ噶铑A(yù)取（PFPF）= =首次譯碼（首次譯碼（D1D1）= =二次譯碼（二次譯碼（D2D2）=

11、=指令執(zhí)行（指令執(zhí)行（EXEX）= =寫回寫回R R（WBWB） I1 I3 I5 I7 I2 I4 I6 I8PF I1 I3 I5 I7 I2 I4 I6 I8I1 I3 I5 I7I2 I4 I6 I8I1 I3 I5 I7I2 I4 I6 I8I1 I3 I5 I7I2 I4 I6 I8D1D2EXWBn流水線和指令執(zhí)行順序：流水線和指令執(zhí)行順序：n流水線和指令執(zhí)行順序：流水線和指令執(zhí)行順序：奔騰為超標(biāo)量結(jié)構(gòu)，兩條五級(jí)流水線奔騰為超標(biāo)量結(jié)構(gòu)，兩條五級(jí)流水線(U(U、V)V)，可同時(shí)發(fā)射兩，可同時(shí)發(fā)射兩條配對(duì)指令。條配對(duì)指令。U U可執(zhí)行可執(zhí)行X86X86任何指令，任何指令，V V執(zhí)行執(zhí)

12、行“簡(jiǎn)單簡(jiǎn)單”指令。指令。p5 5級(jí)流水線分為：級(jí)流水線分為：n指令預(yù)?。ㄖ噶铑A(yù)取（PFPF）n首次譯碼（首次譯碼（D1D1）n二次譯碼（二次譯碼（D2D2）n指令執(zhí)行（指令執(zhí)行（EXEX） 寫回寫回R R（WBWB）n流水線和指令執(zhí)行順序：流水線和指令執(zhí)行順序：n預(yù)取指令級(jí)預(yù)取指令級(jí)PFPF：從片內(nèi)從片內(nèi)I-CacheI-Cache取指令，有兩個(gè)預(yù)取緩沖器，與分支目標(biāo)緩沖器取指令，有兩個(gè)預(yù)取緩沖器，與分支目標(biāo)緩沖器BTBBTB協(xié)作，協(xié)作，一個(gè)預(yù)取緩沖按順序取指，另一個(gè)按轉(zhuǎn)移指令目標(biāo)預(yù)取，分支預(yù)測(cè)有結(jié)一個(gè)預(yù)取緩沖按順序取指，另一個(gè)按轉(zhuǎn)移指令目標(biāo)預(yù)取，分支預(yù)測(cè)有結(jié)果后不管執(zhí)行哪個(gè)指令流，均已預(yù)取

13、好了。果后不管執(zhí)行哪個(gè)指令流，均已預(yù)取好了。n指令譯碼級(jí)指令譯碼級(jí)D1D1：兩個(gè)并行的指令譯碼器，依兩個(gè)并行的指令譯碼器，依“指令配對(duì)法則指令配對(duì)法則”決定發(fā)射一條指令還是二決定發(fā)射一條指令還是二條指令。條指令。n譯碼級(jí)譯碼級(jí)D2D2：進(jìn)行操作數(shù)地址計(jì)算，有專門地址生成部件。進(jìn)行操作數(shù)地址計(jì)算，有專門地址生成部件。n執(zhí)行級(jí)執(zhí)行級(jí)EXEX：做做AULAUL及訪問數(shù)據(jù)及訪問數(shù)據(jù)CacheCache的操作，復(fù)雜指令執(zhí)行高效微碼操作，比的操作，復(fù)雜指令執(zhí)行高效微碼操作，比486486快。快。n操作結(jié)果回寫級(jí)操作結(jié)果回寫級(jí)WBWB：回寫操作結(jié)果，修改狀態(tài)，完成執(zhí)行?；貙懖僮鹘Y(jié)果，修改狀態(tài)，完成執(zhí)行。n指

14、令配對(duì)法則：指令配對(duì)法則：p兩條流水線可以同時(shí)執(zhí)行兩條指令，但指令要滿足一定配對(duì)規(guī)兩條流水線可以同時(shí)執(zhí)行兩條指令，但指令要滿足一定配對(duì)規(guī)則。則。兩條指令必須是兩條指令必須是“簡(jiǎn)單簡(jiǎn)單”指令，硬線邏輯而不是微碼實(shí)現(xiàn)，單指令，硬線邏輯而不是微碼實(shí)現(xiàn)，單周期執(zhí)行，周期執(zhí)行， “ “簡(jiǎn)單簡(jiǎn)單”指令有規(guī)定。指令有規(guī)定。指令要在指令要在 I ICacheCache中。中。成對(duì)指令無寄存器數(shù)據(jù)相關(guān)成對(duì)指令無寄存器數(shù)據(jù)相關(guān): : 如如 ：MOV eax, 8 MOV eax, 8 與與 MOV eax, ebx MOV eax, ebx 為輸出相關(guān)；為輸出相關(guān)； MOV eax, 8 MOV eax, 8 與

15、與 MOV ebx, eaxMOV ebx, eax為指令流相關(guān)。為指令流相關(guān)。指令中不能同時(shí)包含偏移量與立即數(shù)，等等。指令中不能同時(shí)包含偏移量與立即數(shù)，等等。n轉(zhuǎn)移（分支）預(yù)測(cè)：轉(zhuǎn)移（分支）預(yù)測(cè)：設(shè)兩個(gè)預(yù)測(cè)緩沖器，一個(gè)按順序預(yù)取，一個(gè)按轉(zhuǎn)移目標(biāo)預(yù)取，設(shè)兩個(gè)預(yù)測(cè)緩沖器，一個(gè)按順序預(yù)取，一個(gè)按轉(zhuǎn)移目標(biāo)預(yù)取，不管轉(zhuǎn)移與否，取指工作均準(zhǔn)備好。不管轉(zhuǎn)移與否，取指工作均準(zhǔn)備好。設(shè)一個(gè)設(shè)一個(gè)“分支目標(biāo)緩沖器分支目標(biāo)緩沖器”（BTBBTB），有），有256256項(xiàng)。記錄過去已執(zhí)項(xiàng)。記錄過去已執(zhí)行過的轉(zhuǎn)移指令的目標(biāo)地址，還有行過的轉(zhuǎn)移指令的目標(biāo)地址，還有2 2位標(biāo)記，記錄歷史轉(zhuǎn)移情位標(biāo)記，記錄歷史轉(zhuǎn)移情況。況

16、。2 2位歷史記錄標(biāo)記表示位歷史記錄標(biāo)記表示4 4種情況：種情況： “強(qiáng)轉(zhuǎn)移強(qiáng)轉(zhuǎn)移”、“弱轉(zhuǎn)移弱轉(zhuǎn)移”、“弱不轉(zhuǎn)移弱不轉(zhuǎn)移”、“強(qiáng)不轉(zhuǎn)移強(qiáng)不轉(zhuǎn)移”p流水線執(zhí)行過程中，條件轉(zhuǎn)移指令的條件形成前，下條是執(zhí)行流水線執(zhí)行過程中，條件轉(zhuǎn)移指令的條件形成前，下條是執(zhí)行轉(zhuǎn)移目標(biāo)指令還是順序執(zhí)行是個(gè)問題。轉(zhuǎn)移目標(biāo)指令還是順序執(zhí)行是個(gè)問題。n Pentium Pentium 的工作模式的工作模式 n實(shí)地址模式實(shí)地址模式與與8086/80888086/8088兼容，但可以處理兼容，但可以處理3232位數(shù)據(jù)位數(shù)據(jù)1MB1MB內(nèi)存空間，分段管理，所有程序全在內(nèi)存空間，分段管理，所有程序全在0 (0 (核心核心) )級(jí)

17、級(jí)MS-DOSMS-DOS運(yùn)行在此模式下，運(yùn)行在此模式下，PCPC機(jī)開機(jī)首先進(jìn)入的也是該模式機(jī)開機(jī)首先進(jìn)入的也是該模式對(duì)內(nèi)存和程序甚至操作系統(tǒng)沒有任何保護(hù)能力對(duì)內(nèi)存和程序甚至操作系統(tǒng)沒有任何保護(hù)能力n保護(hù)模式保護(hù)模式支持多任務(wù)操作，并保護(hù)每個(gè)任務(wù)的數(shù)據(jù)和程序支持多任務(wù)操作，并保護(hù)每個(gè)任務(wù)的數(shù)據(jù)和程序存儲(chǔ)器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述，存儲(chǔ)器采用虛擬地址空間、線性地址空間和物理地址空間三種方式來描述，具有存儲(chǔ)保護(hù)功能具有存儲(chǔ)保護(hù)功能虛擬地址空間虛擬地址空間64TB64TB（246246）4 4級(jí)管理，可以使用分頁或分段技術(shù)管理內(nèi)存級(jí)管理，可以使用分頁或分段技術(shù)管理內(nèi)

18、存WindowsWindows、LinuxLinux操作系統(tǒng)均運(yùn)行在該模式下操作系統(tǒng)均運(yùn)行在該模式下n虛擬虛擬80868086模式（模式（V86V86模式）模式）n系統(tǒng)管理（系統(tǒng)管理（SMMSMM）模式）模式為操作系統(tǒng)和正在運(yùn)行的應(yīng)用程序提供透明的電源管理和系統(tǒng)安全平臺(tái)功為操作系統(tǒng)和正在運(yùn)行的應(yīng)用程序提供透明的電源管理和系統(tǒng)安全平臺(tái)功能能進(jìn)入本模式系統(tǒng)將轉(zhuǎn)到一個(gè)獨(dú)立的地址空間運(yùn)行，并保存當(dāng)前程序或任務(wù)進(jìn)入本模式系統(tǒng)將轉(zhuǎn)到一個(gè)獨(dú)立的地址空間運(yùn)行，并保存當(dāng)前程序或任務(wù)的基本環(huán)境的基本環(huán)境在保護(hù)模式下可以同時(shí)模擬多個(gè)在保護(hù)模式下可以同時(shí)模擬多個(gè)80868086處理器的工作處理器的工作比較項(xiàng)目比較項(xiàng)目

19、實(shí)地址模式實(shí)地址模式虛擬虛擬80868086模式模式內(nèi)存管理內(nèi)存管理分段管理分段管理既分段又分頁既分段又分頁存儲(chǔ)空間存儲(chǔ)空間1MB1MB每個(gè)每個(gè)80868086程序任務(wù)尋址程序任務(wù)尋址1MB1MB，總尋址，總尋址空間空間4GB4GB多任務(wù)多任務(wù)不支持不支持支持，虛擬支持，虛擬80868086模式是模式是PentiumPentium保護(hù)保護(hù)模式中多任務(wù)的一個(gè)任務(wù)模式中多任務(wù)的一個(gè)任務(wù)n工作模式的轉(zhuǎn)換工作模式的轉(zhuǎn)換實(shí)地址實(shí)地址模式模式CPUCPU復(fù)位復(fù)位SMMSMM模式模式保護(hù)保護(hù)模式模式虛擬虛擬80868086模式模式CR0.PE=1CR0.PE=1CR0.PE=0CR0.PE=0RSMRSM指

20、令指令中中斷斷SMI#SMI#RSMRSM指令指令SMI#SMI#是外部系統(tǒng)管理中斷引腳來的信號(hào)是外部系統(tǒng)管理中斷引腳來的信號(hào)RSMRSM指令是從系統(tǒng)管理中斷服務(wù)程序中返回的指令指令是從系統(tǒng)管理中斷服務(wù)程序中返回的指令中斷返回中斷返回任務(wù)切換任務(wù)切換( (修改修改EFLAGEFLAG中的中的VMVM位）位）SMI#SMI#SMI#SMI#RSMRSM指令指令n PentiumPentium 4PentiumPentium 4的寄存器的寄存器 基本寄存器基本寄存器系統(tǒng)級(jí)寄存器系統(tǒng)級(jí)寄存器調(diào)試與測(cè)試寄存器調(diào)試與測(cè)試寄存器浮點(diǎn)寄存器浮點(diǎn)寄存器通用寄存器通用寄存器指令指針寄存器指令指針寄存器標(biāo)志寄存器

21、標(biāo)志寄存器段寄存器段寄存器控制寄存器控制寄存器系統(tǒng)地址寄存器系統(tǒng)地址寄存器數(shù)據(jù)寄存器數(shù)據(jù)寄存器地址指針寄存器地址指針寄存器變址寄存器變址寄存器AH ALAH ALBH BLBH BLCH CLCH CLDH DLDH DLSPSPBPBPDIDISISI3232位位通用寄存器通用寄存器1616位位AXAX、BXBX、CXCX、DXDX、SPSP、BPBP、DIDI、SISI分別是分別是EAXEAX、EBXEBX、ECXECX、EDX EDX 、ESPESP、EBPEBP、EDIEDI、ESIESI的低的低1616位位ALAL、BL BL 、CLCL、DLDL分別是分別是AXAX、BXBX、CX

22、CX、DXDX的低八位的低八位AHAH、BH BH 、CHCH、DHDH分別是分別是AXAX、BXBX、CXCX、DXDX的高八位的高八位高高1616位擴(kuò)展位擴(kuò)展16位名稱位名稱32位名稱位名稱AXEAX累加器BXEBX基址指針CXECX計(jì)數(shù)DXEDX數(shù)據(jù)BPEBP堆棧指針DIEDI目的變址SIESI源變址通用寄存器（續(xù)）通用寄存器（續(xù)）nEAX EAX 累加器累加器存放操作數(shù)和結(jié)果，乘除運(yùn)算、存放操作數(shù)和結(jié)果，乘除運(yùn)算、I/OI/O指令中特指指令中特指nEBX EBX 基址寄存器基址寄存器查表轉(zhuǎn)換和間接尋址時(shí)存放基址查表轉(zhuǎn)換和間接尋址時(shí)存放基址nECX ECX 計(jì)數(shù)寄存器計(jì)數(shù)寄存器串操作和循

23、環(huán)中做計(jì)數(shù)串操作和循環(huán)中做計(jì)數(shù) nEDX EDX 數(shù)據(jù)寄存器數(shù)據(jù)寄存器乘除運(yùn)算、乘除運(yùn)算、I/OI/O指令中特指指令中特指p可以可以3232位、位、1616位或位或8 8位形式訪問，例如，位形式訪問，例如，EAXEAX可使用可使用1616位的位的AXAX，也可以使用也可以使用8 8位的位的AHAH、ALAL通用寄存器（續(xù)）通用寄存器（續(xù)）nESP ESP 堆棧指針寄存器，存放棧頂?shù)刂范褩Ｖ羔樇拇嫫鳎娣艞ｍ數(shù)刂穘EBP EBP 基址指針寄存器，存放棧段基地址基址指針寄存器，存放棧段基地址nESI ESI 源變址寄存器源變址寄存器nEDI EDI 目的變址寄存器目的變址寄存器p存放地址的偏移量，

24、也可存放操作數(shù)；存放地址的偏移量，也可存放操作數(shù)； p只能以只能以3232位或位或1616位為單位訪問位為單位訪問p如：如：ESIESI可以使用可以使用1616位的位的SISI段寄存器段寄存器nCS CS 代碼段寄存器代碼段寄存器 nDS DS 數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器 nSS SS 堆棧段寄存器堆棧段寄存器nES ES 附加段寄存器附加段寄存器nFSFS、GS GS 附加段寄存器附加段寄存器p段寄存器均為段寄存器均為1616位的寄存器位的寄存器p用于存儲(chǔ)器尋址，存放段的開始地址用于存儲(chǔ)器尋址，存放段的開始地址pFSFS、GSGS是是8038680386以后添加的，以后添加的，CSCS、DSD

25、S、SSSS、ESES是從是從80888088繼承的繼承的堆棧段堆棧段數(shù)據(jù)段數(shù)據(jù)段附加段附加段代碼段代碼段指令指針寄存器指令指針寄存器nEIP EIP 指令指針寄存器：指令指針寄存器：即程序計(jì)數(shù)器，指向下一條指令在代碼段中的偏移量即程序計(jì)數(shù)器，指向下一條指令在代碼段中的偏移量1616位的位的IPIP高高1616位擴(kuò)展位擴(kuò)展3232位指令指針寄存器位指令指針寄存器EIPEIPnEFLAGS EFLAGS 標(biāo)志寄存器（標(biāo)志寄存器（ 程序狀態(tài)字寄存器程序狀態(tài)字寄存器PSW PSW ）：）：記錄系統(tǒng)運(yùn)行中的各種狀態(tài)記錄系統(tǒng)運(yùn)行中的各種狀態(tài) 和信息。由各種標(biāo)志位構(gòu)成，反和信息。由各種標(biāo)志位構(gòu)成，反映運(yùn)算

26、后的結(jié)果特征，將影響某些指令（如條件轉(zhuǎn)移指令）映運(yùn)算后的結(jié)果特征，將影響某些指令（如條件轉(zhuǎn)移指令）的執(zhí)行。的執(zhí)行。標(biāo)志寄存器標(biāo)志寄存器 p8086/80888086/8088程序狀態(tài)寄存器（標(biāo)志寄存器）程序狀態(tài)寄存器（標(biāo)志寄存器）b15b14b13b12b11b10b9b8b7b6b5b4b3b2b1b0OFDFIFTFSFZFAFPFCF符號(hào)符號(hào)名稱名稱值為值為“1”1”的條件的條件CFCF進(jìn)位標(biāo)志進(jìn)位標(biāo)志加加/ /減法時(shí)產(chǎn)生進(jìn)位減法時(shí)產(chǎn)生進(jìn)位/ /借位借位OFOF溢出標(biāo)志溢出標(biāo)志 運(yùn)算結(jié)果超出有符號(hào)整數(shù)能表示的范圍運(yùn)算結(jié)果超出有符號(hào)整數(shù)能表示的范圍ZFZF零標(biāo)志零標(biāo)志 運(yùn)算結(jié)果為運(yùn)算結(jié)果為

27、0 0時(shí)時(shí)SFSF符號(hào)標(biāo)志符號(hào)標(biāo)志運(yùn)算結(jié)果的最高位為運(yùn)算結(jié)果的最高位為“1”1”時(shí)時(shí)AFAF輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志 運(yùn)算時(shí)半字節(jié)（運(yùn)算時(shí)半字節(jié)（b3b3）產(chǎn)生進(jìn)位）產(chǎn)生進(jìn)位/ /借位借位PFPF奇偶標(biāo)志奇偶標(biāo)志 操作結(jié)果低操作結(jié)果低8 8位為位為“1”1”的位數(shù)為偶數(shù)時(shí)的位數(shù)為偶數(shù)時(shí)DFDF 方向標(biāo)志方向標(biāo)志 串操作中地址指針向低地址方向移動(dòng)串操作中地址指針向低地址方向移動(dòng)IFIF中斷允許標(biāo)志中斷允許標(biāo)志 允許允許CPUCPU響應(yīng)可屏蔽中斷請(qǐng)求時(shí)響應(yīng)可屏蔽中斷請(qǐng)求時(shí)TFTF跟蹤標(biāo)志跟蹤標(biāo)志CPUCPU處于單步執(zhí)行的工作方式處于單步執(zhí)行的工作方式這部分同這部分同80888088OFOF3122

28、 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0DFDF IFIFTFTF SFSFZFZFAFAFCFCFPFPFIOPLIOPLNTNTRFRFVMVMACACVIFVIFVIPVIPIDID保保 留留pPentium 4Pentium 4標(biāo)志寄存器標(biāo)志寄存器符號(hào)符號(hào)名稱名稱值為值為“1”1”的條件的條件IOPLIOPLI/OI/O特權(quán)位特權(quán)位其值表示該任務(wù)使用的其值表示該任務(wù)使用的I/OI/O操作的特權(quán)級(jí)操作的特權(quán)級(jí)0000為最高的核心級(jí)，為最高的核心級(jí)，1111是最低的用戶級(jí)是最低的用戶級(jí)NTNT嵌套標(biāo)志嵌套標(biāo)志 當(dāng)前任務(wù)

29、嵌套在另一個(gè)任務(wù)中時(shí)當(dāng)前任務(wù)嵌套在另一個(gè)任務(wù)中時(shí)RFRF恢復(fù)標(biāo)志恢復(fù)標(biāo)志 DBUGDBUG調(diào)試時(shí)忽略下一條指令遇到的斷點(diǎn)調(diào)試時(shí)忽略下一條指令遇到的斷點(diǎn)VMVM虛擬虛擬80868086模式模式保護(hù)模式進(jìn)入到虛擬保護(hù)模式進(jìn)入到虛擬80868086模式模式ACAC對(duì)齊檢查對(duì)齊檢查當(dāng)有數(shù)據(jù)訪問出現(xiàn)對(duì)其故障的時(shí)候當(dāng)有數(shù)據(jù)訪問出現(xiàn)對(duì)其故障的時(shí)候VIFVIF虛擬中斷位虛擬中斷位允許允許V86V86擴(kuò)展或允許保護(hù)模式虛擬中斷擴(kuò)展或允許保護(hù)模式虛擬中斷VIPVIP 虛擬中斷掛起位虛擬中斷掛起位虛擬中斷被掛起虛擬中斷被掛起IDID標(biāo)識(shí)位標(biāo)識(shí)位對(duì)它的讀寫表明處理器支持對(duì)它的讀寫表明處理器支持CPUIDCPUID控制

30、寄存器控制寄存器 31 12 11 4 3 0PWTPCD頁目錄基地址寄存器頁目錄基地址寄存器CR3頁故障線性地址寄存器頁故障線性地址寄存器CR231 0保保 留留CR1WP31 30 29 18 17 16 5 4 3 2 1 0NEETPEMPNWCDPGCR031 0EMTSAMPGEPCE831 7 6 5 4 3 2 1 0MCEPAE PSE DE TSDVMEPVI保留，缺省為全保留，缺省為全0CR4寫保護(hù)寫保護(hù) 定位屏蔽定位屏蔽 允許分頁允許分頁禁止禁止Cache Cache 不寫貫穿不寫貫穿保護(hù)模式允許保護(hù)模式允許 浮點(diǎn)協(xié)處理器監(jiān)控浮點(diǎn)協(xié)處理器監(jiān)控 模擬浮點(diǎn)協(xié)處理器模擬浮點(diǎn)協(xié)

31、處理器任務(wù)切換任務(wù)切換 處理器擴(kuò)展類型處理器擴(kuò)展類型 數(shù)值異常數(shù)值異常 WP31 30 29 18 17 16 5 4 3 2 1 0NEETPEMPNWCDPGCR0EMTSAMCR0CR0是在以前是在以前286MSW286MSW（機(jī)器狀態(tài)字）基礎(chǔ)上擴(kuò)展來的，可在核（機(jī)器狀態(tài)字）基礎(chǔ)上擴(kuò)展來的，可在核心級(jí)中用心級(jí)中用”MOV EAX, CR0 / MOV CR0, EAX”MOV EAX, CR0 / MOV CR0, EAX”指令來讀取和寫指令來讀取和寫入。入。pCR0CR0禁止禁止CacheCache頁面寫貫穿頁面寫貫穿 31 12 11 4 3 0PWTPCD頁目錄基地址寄存器頁目錄基

32、地址寄存器CRCR3 3pCR3CR3性能計(jì)數(shù)器允許性能計(jì)數(shù)器允許頁全局允許頁全局允許允許機(jī)器檢查允許機(jī)器檢查 物理地址擴(kuò)展物理地址擴(kuò)展頁大小擴(kuò)展位頁大小擴(kuò)展位 調(diào)試擴(kuò)充位調(diào)試擴(kuò)充位 禁止定時(shí)標(biāo)志禁止定時(shí)標(biāo)志 保護(hù)模式虛擬中斷保護(hù)模式虛擬中斷 虛擬虛擬80868086模式擴(kuò)展模式擴(kuò)展 PGEPCE831 7 6 5 4 3 2 1 0MCEPAE PSE DE TSDVMEPVI保留，缺省為全保留，缺省為全0 0CR4pCR4CR4系統(tǒng)地址寄存器系統(tǒng)地址寄存器 n GDTR 48 GDTR 48位的全局描述符表寄存器位的全局描述符表寄存器 全局描述符表全局描述符表3232位線性地址位線性地址

33、1616位界限值位界限值 n IDTR 48IDTR 48位的中斷描述符表寄存器位的中斷描述符表寄存器 中斷描述符表中斷描述符表3232位線性地址位線性地址 1616位界限值位界限值 n TR 16TR 16位的任務(wù)狀態(tài)段寄存器位的任務(wù)狀態(tài)段寄存器 TSSTSS的的1616位選擇字位選擇字 n LDTR 16LDTR 16位的局部描述符選擇字寄存器位的局部描述符選擇字寄存器 LDTLDT的的1616位選擇字位選擇字 當(dāng)機(jī)器復(fù)位的時(shí)候當(dāng)機(jī)器復(fù)位的時(shí)候CS=FFFFHCS=FFFFH，EIP, DS, ES, SS, FS, GSEIP, DS, ES, SS, FS, GS以及以及EFLAGSE

34、FLAGS寄存器被清零。因?yàn)閺?fù)位之后寄存器被清零。因?yàn)閺?fù)位之后CS:EIP= FFFF:00000000CS:EIP= FFFF:00000000，因此機(jī)器復(fù)位或開機(jī)后，都會(huì)自動(dòng)從這個(gè)地址開始取指令，因此機(jī)器復(fù)位或開機(jī)后，都會(huì)自動(dòng)從這個(gè)地址開始取指令，這里應(yīng)該是，這里應(yīng)該是BIOSBIOS的第一條指令。的第一條指令。33Pentium Pentium 的基本數(shù)據(jù)類型的基本數(shù)據(jù)類型n PentiumPentium 4PentiumPentium 4的存儲(chǔ)器管理的存儲(chǔ)器管理 存儲(chǔ)單元的地址和內(nèi)容存儲(chǔ)單元的地址和內(nèi)容n以以字節(jié)字節(jié)為單位編址，即一個(gè)字節(jié)數(shù)據(jù)占一個(gè)存儲(chǔ)單元。為單位編址，即一個(gè)字節(jié)數(shù)據(jù)占

35、一個(gè)存儲(chǔ)單元。n以字、雙字、四字、雙四字為單位存儲(chǔ)數(shù)據(jù)時(shí)，分別占相鄰以字、雙字、四字、雙四字為單位存儲(chǔ)數(shù)據(jù)時(shí)，分別占相鄰2 2個(gè)、個(gè)、4 4個(gè)、個(gè)、8 8個(gè)、個(gè)、1616個(gè)字節(jié)單元。個(gè)字節(jié)單元。n高高8 8位存放在高地址字節(jié)，低位存放在高地址字節(jié)，低8 8位存放在低地址字節(jié)位存放在低地址字節(jié), ,高位字存高位字存放在高地址區(qū)，低位字存放在低地址區(qū)。放在高地址區(qū)，低位字存放在低地址區(qū)。n字、雙字、四字、雙四字單元的地址由其最低字節(jié)的地址來表字、雙字、四字、雙四字單元的地址由其最低字節(jié)的地址來表示。示。n字、雙字、四字、雙四字的地址一般采用邊界對(duì)齊，即它們地字、雙字、四字、雙四字的地址一般采用邊界

36、對(duì)齊，即它們地址分別是偶數(shù)地址，址分別是偶數(shù)地址，4 4的倍數(shù)、的倍數(shù)、8 8的倍數(shù)和的倍數(shù)和1616的倍數(shù)。的倍數(shù)。n如果邊界不對(duì)齊，如果邊界不對(duì)齊，PentiumPentium會(huì)采用兩個(gè)總線周期來完成操作，會(huì)采用兩個(gè)總線周期來完成操作，或直接報(bào)錯(cuò)，如果邊界對(duì)齊，則只用一個(gè)總線周期完成操作?；蛑苯訄?bào)錯(cuò)，如果邊界對(duì)齊，則只用一個(gè)總線周期完成操作。存儲(chǔ)單元的地址和內(nèi)容存儲(chǔ)單元的地址和內(nèi)容12H34H56H78H9AHBCHDEHFFH0000H0001H0002H0003H0004H0005H0006H0007Hp在在0000H地址上：地址上：字節(jié)數(shù)據(jù)是字節(jié)數(shù)據(jù)是12H12H字?jǐn)?shù)據(jù)是字?jǐn)?shù)據(jù)是34

37、12H3412H雙字?jǐn)?shù)據(jù)是雙字?jǐn)?shù)據(jù)是78563412H78563412H四字?jǐn)?shù)據(jù)是四字?jǐn)?shù)據(jù)是FFDEBC9A78563412HFFDEBC9A78563412H實(shí)模式存儲(chǔ)器尋址實(shí)模式存儲(chǔ)器尋址 n存儲(chǔ)器地址的分段存儲(chǔ)器地址的分段解決解決1616位寄存器表示位寄存器表示2020位地址的問題位地址的問題段是最大長度為段是最大長度為64KB64KB的連續(xù)的內(nèi)存儲(chǔ)器塊的連續(xù)的內(nèi)存儲(chǔ)器塊2020位的段的起始地址（段首址）低位的段的起始地址（段首址）低4 4位必須為位必須為0 0 n物理地址物理地址每個(gè)存儲(chǔ)單元的每個(gè)存儲(chǔ)單元的2020位實(shí)際地址，有唯一性，訪問主存時(shí)必須用物理地址位實(shí)際地址，有唯一性，訪問

38、主存時(shí)必須用物理地址n邏輯地址邏輯地址每個(gè)存儲(chǔ)單元的地址用兩部分表示：每個(gè)存儲(chǔ)單元的地址用兩部分表示：段基址（段首址的高段基址（段首址的高1616位）位）偏移量偏移量 （段內(nèi)某單元相對(duì)段首址的地址差，也稱為有效地址（段內(nèi)某單元相對(duì)段首址的地址差，也稱為有效地址EAEA）p在此模式下，在此模式下，PentiumPentium可以理解成是一個(gè)可處理可以理解成是一個(gè)可處理3232位數(shù)據(jù)的高位數(shù)據(jù)的高速的速的80868086。16位段地址位段地址16位段內(nèi)偏移位段內(nèi)偏移:6417H 0100H 6417H10H + 0100H = 64170H + 0100H = 64270H幾個(gè)不同的段物理地址上是

39、可重疊的幾個(gè)不同的段物理地址上是可重疊的 n 物理地址物理地址= =段基址段基址16+16+偏移量偏移量n書寫形式：書寫形式：段基址：偏移量段基址：偏移量16位段地址位段地址16位段內(nèi)偏移位段內(nèi)偏移（左移四位）（左移四位）+20位物理地址位物理地址=000013.2 13.2 奔騰奔騰 Pentium Pentium 微處理器微處理器n第一代奔騰微處理器采用第一代奔騰微處理器采用0.80.8微米工藝，集成度微米工藝，集成度310310萬晶體管，萬晶體管，工作頻率工作頻率66MHz66MHz，指令與，指令與486486兼容，性能比兼容，性能比486486大大提高，是大大提高，是Inter芯片技術(shù)

40、發(fā)展中的里程碑。芯片技術(shù)發(fā)展中的里程碑。n高能奔騰高能奔騰( (Pentium ProPentium Pro) )處理器為第二代奔騰處理器，俗稱處理器為第二代奔騰處理器，俗稱P6P6。采用采用IAIA3232體系結(jié)構(gòu)，新的內(nèi)部操作方式，性能大大提高。體系結(jié)構(gòu)，新的內(nèi)部操作方式，性能大大提高。采用采用0.60.6微米工藝，集成度共微米工藝，集成度共21002100萬晶體管萬晶體管: :（ p p：550550萬，萬，L2L2：15501550萬）萬）, ,雙穴封裝。雙穴封裝。 p-cache p-cache 總線連接在封裝內(nèi)部實(shí)現(xiàn)，數(shù)據(jù)傳輸率接近內(nèi)核頻寬?？偩€連接在封裝內(nèi)部實(shí)現(xiàn)，數(shù)據(jù)傳輸率接近內(nèi)

41、核頻寬。13.3 Pentium13.3 Pentium系列處理器的新技術(shù)系列處理器的新技術(shù)n高能奔騰高能奔騰( (Pentium ProPentium Pro) )處理器為第二代奔騰處理器處理器為第二代奔騰處理器p采用采用RISCRISC的設(shè)計(jì)思想：的設(shè)計(jì)思想：(Reduced Instruction Set Computer(Reduced Instruction Set Computer）將）將X86X86指指令轉(zhuǎn)換成多個(gè)易執(zhí)行的微操作令轉(zhuǎn)換成多個(gè)易執(zhí)行的微操作( ( opops s),),為為3 3操作數(shù)格式，對(duì)程序員透明，操作數(shù)格式，對(duì)程序員透明，與與X86X86指令兼容。指令兼容。

42、n超級(jí)流水線與超標(biāo)量超級(jí)流水線與超標(biāo)量n采用采用1212級(jí)流水線，每級(jí)操作簡(jiǎn)化，執(zhí)行時(shí)間短，增加級(jí)流水線，每級(jí)操作簡(jiǎn)化，執(zhí)行時(shí)間短，增加 opsops執(zhí)行的并行性，執(zhí)行的并行性，總體提高指令執(zhí)行速度?？傮w提高指令執(zhí)行速度。n采用超標(biāo)量技術(shù)采用超標(biāo)量技術(shù)內(nèi)部有多重可并行操作的執(zhí)行部件，實(shí)現(xiàn)每個(gè)時(shí)鐘周期完成二條指令操內(nèi)部有多重可并行操作的執(zhí)行部件，實(shí)現(xiàn)每個(gè)時(shí)鐘周期完成二條指令操作。作。 P6P6架構(gòu)使用的技術(shù)架構(gòu)使用的技術(shù)n采用采用12級(jí)級(jí)3流水超標(biāo)量結(jié)構(gòu)流水超標(biāo)量結(jié)構(gòu)n多路分支預(yù)測(cè)多路分支預(yù)測(cè)允許程序的幾個(gè)分支流向同時(shí)在處理器中執(zhí)行允許程序的幾個(gè)分支流向同時(shí)在處理器中執(zhí)行FSB 前端總線前端總線

43、后端總線后端總線n推測(cè)執(zhí)行推測(cè)執(zhí)行在多分支與亂序執(zhí)行后，按原指令順序整理結(jié)果在多分支與亂序執(zhí)行后，按原指令順序整理結(jié)果 n雙獨(dú)立總線結(jié)構(gòu)雙獨(dú)立總線結(jié)構(gòu)后端總線連接到后端總線連接到L2 CacheL2 Cache上，或連接上，或連接L3 CacheL3 Cache前端總線前端總線FSBFSB主要負(fù)責(zé)主存儲(chǔ)器的信息傳送操作主要負(fù)責(zé)主存儲(chǔ)器的信息傳送操作n動(dòng)態(tài)數(shù)據(jù)流分析動(dòng)態(tài)數(shù)據(jù)流分析處理器分析幾條指令的數(shù)據(jù)相關(guān)性和資源可用性處理器分析幾條指令的數(shù)據(jù)相關(guān)性和資源可用性以優(yōu)化的執(zhí)行順序高效地亂序執(zhí)行這些指令以優(yōu)化的執(zhí)行順序高效地亂序執(zhí)行這些指令 n NetBurstNetBurst架構(gòu)使用的技術(shù)架構(gòu)使用

44、的技術(shù)n采用采用Intel Intel NetBurstNetBurst微內(nèi)核結(jié)構(gòu)微內(nèi)核結(jié)構(gòu)超級(jí)管道技術(shù)超級(jí)管道技術(shù)增加了增加了144144條條SSE2SSE2指令和指令和1313條條SSE3SSE3指令指令簡(jiǎn)單簡(jiǎn)單ALUALU運(yùn)行在運(yùn)行在2 2倍的處理器核心頻率倍的處理器核心頻率Quad-PumpingQuad-Pumping數(shù)據(jù)傳輸技術(shù)使前端總線達(dá)數(shù)據(jù)傳輸技術(shù)使前端總線達(dá)800MHz800MHzn 3 3級(jí)級(jí)CacheCache16KB16KB數(shù)據(jù)和數(shù)據(jù)和12KB12KB執(zhí)行跟蹤執(zhí)行跟蹤L1 CacheL1 Cache1MB1MB或或512KB512KB的的L2 Advanced Tran

45、sfer CacheL2 Advanced Transfer Cache2MB L3 Cache2MB L3 Cachen高級(jí)動(dòng)態(tài)執(zhí)行技術(shù)高級(jí)動(dòng)態(tài)執(zhí)行技術(shù)改進(jìn)了分支預(yù)測(cè)算法，有效降低了失誤預(yù)測(cè)率改進(jìn)了分支預(yù)測(cè)算法，有效降低了失誤預(yù)測(cè)率n 超線程超線程(Hyper-Threading, HT)(Hyper-Threading, HT)技術(shù)技術(shù)允許物理上單個(gè)的處理器采用共享執(zhí)行資源的方法同時(shí)執(zhí)行允許物理上單個(gè)的處理器采用共享執(zhí)行資源的方法同時(shí)執(zhí)行兩個(gè)或更多的分離的代碼流（線程）兩個(gè)或更多的分離的代碼流（線程）結(jié)構(gòu)上結(jié)構(gòu)上HTHT技術(shù)由單處理器上的技術(shù)由單處理器上的2 2個(gè)或者多個(gè)邏輯處理器組成，個(gè)

46、或者多個(gè)邏輯處理器組成，每個(gè)邏輯處理器都有自己的每個(gè)邏輯處理器都有自己的IA-32IA-32結(jié)構(gòu)狀態(tài)結(jié)構(gòu)狀態(tài)每個(gè)邏輯處理器都有自己的每個(gè)邏輯處理器都有自己的IA-32IA-32通用寄存器、段寄存器、控通用寄存器、段寄存器、控制寄存器、調(diào)試寄存器等制寄存器、調(diào)試寄存器等邏輯處理器共享的資源包括執(zhí)行引擎和系統(tǒng)總線接口邏輯處理器共享的資源包括執(zhí)行引擎和系統(tǒng)總線接口n 雙核雙核(Dual-Core)(Dual-Core)技術(shù)技術(shù)通過在一個(gè)物理封裝中包含兩個(gè)分離的執(zhí)行核來提供硬件多通過在一個(gè)物理封裝中包含兩個(gè)分離的執(zhí)行核來提供硬件多線程能力線程能力結(jié)構(gòu)上有支持結(jié)構(gòu)上有支持HTHT技術(shù)的和不支持技術(shù)的和不支持HTHT技術(shù)的雙核結(jié)構(gòu)技術(shù)的雙核結(jié)構(gòu)44AMD的雙核的雙核Intel的雙核的雙核n完全兼容現(xiàn)在的完全兼容現(xiàn)在的IA-32IA-32結(jié)構(gòu)結(jié)構(gòu)n具有傳統(tǒng)具有傳統(tǒng)IA-32IA-32模式和模式和IA-32eIA-32e模式，模式，IA-32eIA-32e模式包括模式包括6464位模式和兼容模式