微機原理與接口技術(shù)周荷琴第5版

1、第第2 2章章 微處理器微處理器結(jié)構(gòu)結(jié)構(gòu)教學(xué)重點n 最大、小模式下基本引腳和總線形成最大、小模式下基本引腳和總線形成n 最大、小模式下的總線時序最大、小模式下的總線時序回顧與補充n編程結(jié)構(gòu)編程結(jié)構(gòu)：是指從程序員和使用者的角度看：是指從程序員和使用者的角度看到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。到的結(jié)構(gòu)，亦可稱為功能結(jié)構(gòu)。 n從功能上來看，從功能上來看，8086/8088CPU可分為兩部可分為兩部分，即總線接口部件分，即總線接口部件BIU（Bus Interface Unit）和執(zhí)行部件）和執(zhí)行部件EU（Execution Unit）。）。n指令的執(zhí)行過程指令的執(zhí)行過程 內(nèi)部暫存器內(nèi)部暫存器 IP ES

2、SS DS CS輸入輸入/輸出輸出控制電路控制電路外部總線外部總線執(zhí)行部分執(zhí)行部分控制電路控制電路1 2 3 4 5 6ALU標(biāo)志寄存器標(biāo)志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI地址加法器地址加法器指令隊列緩沖器指令隊列緩沖器16位位20位位16位位8位位8086編程結(jié)構(gòu)編程結(jié)構(gòu)執(zhí)行部件執(zhí)行部件 （EU)總線接口部件總線接口部件 （BIU)通用通用寄存器寄存器變址變址寄存器寄存器 指針指針寄存器寄存器 段寄存器段寄存器8086的指令執(zhí)行過程返回返回(1) 執(zhí)行部件（EU）n功能功能：負(fù)責(zé)指令的執(zhí)行。：負(fù)責(zé)指令的執(zhí)行。n組成：包括組成：包括ALU(算術(shù)邏輯單

3、元算術(shù)邏輯單元)、通用通用寄存器組寄存器組和和標(biāo)志寄存器標(biāo)志寄存器等，主要進行等，主要進行8位及位及16位的各種運算。位的各種運算。 返回返回(2) 總線接口部件（BIU）n功能功能：負(fù)責(zé)與存儲器及：負(fù)責(zé)與存儲器及I/O接口之間的數(shù)據(jù)傳送操接口之間的數(shù)據(jù)傳送操作。作。具體來看，完成取指令送指令隊列，配合執(zhí)行具體來看，完成取指令送指令隊列，配合執(zhí)行部件的動作，從內(nèi)存單元或部件的動作，從內(nèi)存單元或I/O端口取操作數(shù)，或端口取操作數(shù)，或者將操作結(jié)果送內(nèi)存單元或者者將操作結(jié)果送內(nèi)存單元或者I/O端口。端口。n組成組成：它由：它由段寄存器（段寄存器（DS、CS、ES、SS）、16位指令指針寄存器位指令指

4、針寄存器IP（指向下一條要取出的指（指向下一條要取出的指令代碼）、令代碼）、20位地址加法器位地址加法器（用來產(chǎn)生（用來產(chǎn)生20位地位地址）和址）和6字節(jié)（字節(jié)（8088為為4字節(jié)）指令隊列緩沖器字節(jié)）指令隊列緩沖器組成組成。 返回返回通用寄存器n8086/8088有有4個個16位的位的通用寄存器（通用寄存器（AX、BX、CX、DX），可以存放），可以存放16位的操作數(shù)，也可分為位的操作數(shù)，也可分為8個個8位的寄存器（位的寄存器（AL、AH；BL、BH；CL、CH；DL、DH）來使用。其中）來使用。其中AX稱稱為累加器，為累加器，BX稱為基址寄稱為基址寄存器，存器，CX稱為計數(shù)寄存器，稱為計數(shù)

5、寄存器，DX稱為數(shù)據(jù)寄存器，這些稱為數(shù)據(jù)寄存器，這些寄存器在具體使用上有一寄存器在具體使用上有一定的差別定的差別 。內(nèi)部寄存器主要用途寄存器寄存器用用 途途AXAX字乘法，字除法，字字乘法，字除法，字I/OI/OALAL字節(jié)乘，字節(jié)除，字字節(jié)乘，字節(jié)除，字節(jié)節(jié)I/OI/O，十進制算術(shù)，十進制算術(shù)運算運算AHAH字節(jié)乘，字節(jié)除字節(jié)乘，字節(jié)除BXBX轉(zhuǎn)移轉(zhuǎn)移CXCX串操作，循環(huán)次數(shù)串操作，循環(huán)次數(shù)CLCL變量移位，循環(huán)控制變量移位，循環(huán)控制DXDX字節(jié)乘，字節(jié)除，間字節(jié)乘，字節(jié)除，間接接I/OI/O返回返回指針寄存器指針寄存器 n系統(tǒng)中有兩個系統(tǒng)中有兩個16位的指針寄存器位的指針寄存器SP和和BP

6、，其中其中SP是堆棧指針寄存器是堆棧指針寄存器，由它和堆棧段寄由它和堆棧段寄存器存器SS一起來確定堆棧在內(nèi)存中的位置；一起來確定堆棧在內(nèi)存中的位置； BP是基數(shù)指針寄存器，是基數(shù)指針寄存器，通常用于存放基地址。通常用于存放基地址。 返回返回變址寄存器變址寄存器 n系統(tǒng)中有兩個系統(tǒng)中有兩個16位的變址寄存器位的變址寄存器SI和和DI，其，其中中SI是源變址寄存器是源變址寄存器，DI是目的變址寄存器，是目的變址寄存器，都用于指令的變址尋址方式。都用于指令的變址尋址方式。 返回返回控制寄存器控制寄存器 nIP、標(biāo)志寄存器是系統(tǒng)中的兩個、標(biāo)志寄存器是系統(tǒng)中的兩個16位控制寄位控制寄存器，其中存器，其中

7、IP是指令指針寄存器是指令指針寄存器，用來控制，用來控制CPU的指令執(zhí)行順序，它和代碼段寄存器的指令執(zhí)行順序，它和代碼段寄存器CS一起可以確定當(dāng)前所要取的指令的內(nèi)存地址。一起可以確定當(dāng)前所要取的指令的內(nèi)存地址。順序執(zhí)行程序時，順序執(zhí)行程序時，CPU每取一個指令字節(jié)，每取一個指令字節(jié)，IP自動加自動加1，指向下一個要讀取的字節(jié)；當(dāng)，指向下一個要讀取的字節(jié)；當(dāng)IP單獨改變時，會發(fā)生段內(nèi)的程序轉(zhuǎn)移；當(dāng)單獨改變時，會發(fā)生段內(nèi)的程序轉(zhuǎn)移；當(dāng)CS和和IP同時改變時，會產(chǎn)生段間的程序轉(zhuǎn)移。同時改變時，會產(chǎn)生段間的程序轉(zhuǎn)移。返回返回段寄存器段寄存器 n系統(tǒng)中共有系統(tǒng)中共有4個個16位段寄存器位段寄存器，即代碼

8、段寄，即代碼段寄存器存器CS、數(shù)據(jù)段寄存器、數(shù)據(jù)段寄存器DS、堆棧段寄存器、堆棧段寄存器SS和附加段寄存器和附加段寄存器ES。這些段寄存器的內(nèi)容這些段寄存器的內(nèi)容與有效的地址偏移量一起，可確定內(nèi)存的物與有效的地址偏移量一起，可確定內(nèi)存的物理地址。通常理地址。通常CS劃定并控制程序區(qū)劃定并控制程序區(qū)，DS和和ES控制數(shù)據(jù)區(qū)控制數(shù)據(jù)區(qū)，SS控制堆棧區(qū)控制堆棧區(qū)。返回返回處理器狀態(tài)字PSWn8086/8088內(nèi)部標(biāo)志寄存器的內(nèi)容，又稱為處理內(nèi)部標(biāo)志寄存器的內(nèi)容，又稱為處理器狀態(tài)字器狀態(tài)字PSW。其中共有。其中共有9個標(biāo)志位，可分成兩類：個標(biāo)志位，可分成兩類：一類為狀態(tài)標(biāo)志一類為狀態(tài)標(biāo)志，一類為控制標(biāo)

9、志一類為控制標(biāo)志。n狀態(tài)標(biāo)志表示前一步操作（如加、減等）執(zhí)行以后，狀態(tài)標(biāo)志表示前一步操作（如加、減等）執(zhí)行以后，ALU所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標(biāo)志所處的狀態(tài)，后續(xù)操作可以根據(jù)這些狀態(tài)標(biāo)志進行判斷，實現(xiàn)轉(zhuǎn)移進行判斷，實現(xiàn)轉(zhuǎn)移；n控制標(biāo)志則可以通過指令人為設(shè)置，用以對某一種控制標(biāo)志則可以通過指令人為設(shè)置，用以對某一種特定的功能起控制作用特定的功能起控制作用（如中斷屏蔽等），反映了（如中斷屏蔽等），反映了人們對微機系統(tǒng)工作方式的可控制性。人們對微機系統(tǒng)工作方式的可控制性。 PSW續(xù)返回返回8086的總線周期的概念4 4個時鐘周期，個時鐘周期， nT1T1狀態(tài)：狀態(tài)：CPUCPU往總線發(fā)地

10、址往總線發(fā)地址nT2T2狀態(tài)：狀態(tài)：CPUCPU撤銷低撤銷低1616位地址，高位地址，高4 4位做反映狀態(tài)信息位做反映狀態(tài)信息nT3T3狀態(tài)：傳送數(shù)據(jù)狀態(tài)：傳送數(shù)據(jù)nTwTw狀態(tài)狀態(tài)nT4T4狀態(tài)：總線周期結(jié)束狀態(tài)：總線周期結(jié)束為了取得指令或傳送數(shù)據(jù)，就需要CPU的總線接口部件執(zhí)行一個總線周期。在8086中一個基本的總線周期由4個時鐘周期組成。典型的典型的80868086總線周期序列總線周期序列2.1.1 8086的兩種組態(tài)模式n兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)兩種組態(tài)構(gòu)成兩種不同規(guī)模的應(yīng)用系統(tǒng)n最小模式最小模式n構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)構(gòu)成小規(guī)模的應(yīng)用系統(tǒng)n8086本身提供所有的系統(tǒng)總線信號本

11、身提供所有的系統(tǒng)總線信號n最大模式最大模式n構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)構(gòu)成較大規(guī)模的應(yīng)用系統(tǒng)，例如可以接入數(shù)值協(xié)處理器處理器8087和輸入和輸入/輸出協(xié)處理器輸出協(xié)處理器8089n8086和總線控制器和總線控制器8288共同形成系統(tǒng)總線信號共同形成系統(tǒng)總線信號2.1 8086的引腳信號和總線形成n外部特性表現(xiàn)在其引腳信號上，學(xué)習(xí)外部特性表現(xiàn)在其引腳信號上，學(xué)習(xí)時請?zhí)貏e關(guān)注以下幾個方面：時請?zhí)貏e關(guān)注以下幾個方面： 引腳的功能引腳的功能 信號的流向信號的流向 有效電平有效電平 三態(tài)能力三態(tài)能力指引腳信號的定義、指引腳信號的定義、作用；通常采用英文作用；通常采用英文單詞或其縮寫表示單

12、詞或其縮寫表示信號從芯片向外輸出，信號從芯片向外輸出，還是從外部輸入芯片，還是從外部輸入芯片，或者是雙向的或者是雙向的起作用的邏輯電平起作用的邏輯電平高、低電平有效高、低電平有效上升、下降邊沿有效上升、下降邊沿有效輸出正常的低電平、高輸出正常的低電平、高電平外，還可以輸出高電平外，還可以輸出高阻的第三態(tài)阻的第三態(tài)8086的引腳圖2.1.1 8086的兩種組態(tài)模式（續(xù)）n兩種組態(tài)利用兩種組態(tài)利用MN/MX引腳區(qū)別引腳區(qū)別nMN/MX接高電平為最小組態(tài)模式接高電平為最小組態(tài)模式nMN/MX接低電平為最大組態(tài)模式接低電平為最大組態(tài)模式n兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別兩種組態(tài)下的內(nèi)部操作并沒有區(qū)別nI

13、BM PC/XT采用最大組態(tài)采用最大組態(tài)n本書以最小組態(tài)展開基本原理本書以最小組態(tài)展開基本原理通常在信號名稱加通常在信號名稱加上劃線（如：上劃線（如：MX）或星號（如：）或星號（如：MX*）表示低電平有效表示低電平有效2.1.2 最小組態(tài)的引腳信號1.數(shù)據(jù)和地址引腳數(shù)據(jù)和地址引腳2.讀寫控制引腳讀寫控制引腳3.中斷請求和響應(yīng)引腳中斷請求和響應(yīng)引腳4.總線請求和響應(yīng)引腳總線請求和響應(yīng)引腳5.其它引腳其它引腳1. 數(shù)據(jù)和地址引腳AD15AD0（Address/Data）n地址地址/數(shù)據(jù)數(shù)據(jù)分時復(fù)用分時復(fù)用引腳，雙向、三態(tài)引腳，雙向、三態(tài)n在訪問存儲器或外設(shè)的總線操作周期中，在訪問存儲器或外設(shè)的總線

14、操作周期中，這些引腳在第一個時鐘周期輸出存儲器或這些引腳在第一個時鐘周期輸出存儲器或I/O端口的低端口的低8位地址位地址A7A0n其他時間用于傳送其他時間用于傳送8位數(shù)據(jù)位數(shù)據(jù)D7D0 1. 數(shù)據(jù)和地址引腳（續(xù)1）A15A8（Address）8086 n中間中間8位位地址引腳地址引腳，輸出、三態(tài)，輸出、三態(tài)（高電平、低電平、（高電平、低電平、高阻狀態(tài)）高阻狀態(tài)）n這些引腳在訪問存儲器或外設(shè)時，提供全這些引腳在訪問存儲器或外設(shè)時，提供全部部20位地址中的中間位地址中的中間8位地址位地址A15A81. 數(shù)據(jù)和地址引腳（續(xù)2）A19/S6A16/S3（Address/Status）n地址地址/狀態(tài)狀

15、態(tài)分時復(fù)用引腳，輸出、三態(tài)分時復(fù)用引腳，輸出、三態(tài)n這些引腳在訪問存儲器的第一個時鐘周期這些引腳在訪問存儲器的第一個時鐘周期輸出高輸出高4位地址位地址A19A16n在訪問外設(shè)的第一個時鐘周期全部輸出低在訪問外設(shè)的第一個時鐘周期全部輸出低電平無效電平無效n其他時間輸出狀態(tài)信號其他時間輸出狀態(tài)信號S6S31. 數(shù)據(jù)和地址引腳（續(xù)3）S6為為0表示表示8086當(dāng)前與總線相連，故在當(dāng)前與總線相連，故在T1-T4，S6始終為始終為0.S5表明中斷允許標(biāo)志的設(shè)置，為表明中斷允許標(biāo)志的設(shè)置，為1表示可屏蔽表示可屏蔽中斷請求，為中斷請求，為0表示禁止中斷請求。表示禁止中斷請求。S3和和S4的四種組合分別選擇的

16、四種組合分別選擇ES,SS,CS,DS。1. 數(shù)據(jù)和地址引腳（續(xù)3）S4 S3段寄存器段寄存器S6保持保持0,表明表明8086當(dāng)前連在總線上。當(dāng)前連在總線上。 S5表示反映中斷允許標(biāo)志的狀態(tài)。表示反映中斷允許標(biāo)志的狀態(tài)。IF=1， S5=1。 S4S3=10另一情況為不使用任何寄存器，另一情況為不使用任何寄存器，正在對正在對I/O端口或中斷向量尋址。端口或中斷向量尋址。00ES01SS10CS11DS1. 數(shù)據(jù)和地址引腳（續(xù)3）BHE/S7 高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳，輸出。狀態(tài)復(fù)用引腳，輸出。 在在T1狀態(tài)輸出狀態(tài)輸出BHE信號，表示高位地址信號，表示高位地址/數(shù)據(jù)線數(shù)

17、據(jù)線AD15-AD8有效，在其他狀態(tài)輸出狀態(tài)信號有效，在其他狀態(tài)輸出狀態(tài)信號S7。 數(shù)據(jù)和地址引腳BHEAD0總線使用情況總線使用情況0016位字傳送位字傳送01高高8位字節(jié)傳送位字節(jié)傳送10低低8位字節(jié)傳送位字節(jié)傳送11無效無效BHE與與AD0線配合表示當(dāng)前總線使用情況線配合表示當(dāng)前總線使用情況1. 數(shù)據(jù)和地址引腳NMI 非屏蔽中斷引腳非屏蔽中斷引腳, 輸入輸入 NMI不受不受IF的影響，也不能用軟件進行屏蔽。的影響，也不能用軟件進行屏蔽。INTR 中斷響應(yīng)信號，輸入，高電平有效。觸發(fā)方式：電平或邊沿觸發(fā)外設(shè)請求中斷INTR=1，則IF=0CPU不響應(yīng)IF=1CPU執(zhí)行完當(dāng)前指令響應(yīng)中斷。

18、INTA 中斷響應(yīng)信號，輸出，低電平有效CPU響應(yīng)，則進入中斷響應(yīng)周期，發(fā)二個INTA負(fù)脈沖。第一個INTA：通知外設(shè)CPU已響應(yīng)其請求第二個INTA：外設(shè)把中斷類型號放到總線上。2. 讀寫控制引腳WR（Write） n寫控制寫控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效n有效時，表示有效時，表示CPU正在寫出數(shù)據(jù)給存儲器正在寫出數(shù)據(jù)給存儲器或或I/O端口端口RD（Read）n讀控制讀控制，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效n有效時，表示有效時，表示CPU正在從存儲器或正在從存儲器或I/O端端口讀入數(shù)據(jù)口讀入數(shù)據(jù) 2. 讀寫控制引腳READY n存儲器或存儲器或I/O口就緒

19、口就緒，輸入、高電平有效，輸入、高電平有效n在總線操作周期中，在總線操作周期中，8086 CPU會在第會在第3個時鐘個時鐘周期的前沿測試該引腳周期的前沿測試該引腳n如果測到高有效，如果測到高有效，CPU直接進入第直接進入第4個時鐘周期個時鐘周期n如果測到無效，如果測到無效，CPU將插入等待周期將插入等待周期TwnCPU在等待周期中仍然要監(jiān)測在等待周期中仍然要監(jiān)測READY信號，有信號，有效則進入第效則進入第4個時鐘周期，否則繼續(xù)插入等待周個時鐘周期，否則繼續(xù)插入等待周期期Tw。 其它引腳CLK（Clock） n時鐘輸入時鐘輸入n系統(tǒng)通過該引腳給系統(tǒng)通過該引腳給CPU提供內(nèi)部定時信號。提供內(nèi)部定

20、時信號。8086的標(biāo)準(zhǔn)工作時鐘為的標(biāo)準(zhǔn)工作時鐘為10MHznIBM PC/XT機的機的8086采用了采用了4.77MHz的時的時鐘，其周期約為鐘，其周期約為210ns 復(fù)位、時鐘引腳信號RESET (reset)復(fù)位信號，輸入復(fù)位信號，輸入 8086復(fù)位信號至少維持復(fù)位信號至少維持4個時鐘周期的高電平有效，個時鐘周期的高電平有效，復(fù)位后復(fù)位后CPU結(jié)束當(dāng)前操作，對標(biāo)志寄存器，結(jié)束當(dāng)前操作，對標(biāo)志寄存器，IP,DS,SS,ES,及指令隊列清零，將及指令隊列清零，將CS設(shè)置為設(shè)置為FFFFH，當(dāng)復(fù)位信號變?yōu)榈碗娖綍r，當(dāng)復(fù)位信號變?yōu)榈碗娖綍r，CPU從從FFFF0H開始執(zhí)行。開始執(zhí)行。其它引腳（續(xù)3）

21、TESTn測試測試，輸入、低電平有效，輸入、低電平有效n該引腳與該引腳與WAIT指令配合使用指令配合使用n當(dāng)當(dāng)CPU執(zhí)行執(zhí)行WAIT指令時，他將在每個時鐘周期指令時，他將在每個時鐘周期對該引腳進行測試：如果無效，則程序踏步并對該引腳進行測試：如果無效，則程序踏步并繼續(xù)測試；如果有效，則程序恢復(fù)運行繼續(xù)測試；如果有效，則程序恢復(fù)運行n也就是說，也就是說，WAIT指令使指令使CPU產(chǎn)生等待，直到引產(chǎn)生等待，直到引腳有效為止腳有效為止n在使用協(xié)處理器在使用協(xié)處理器8087時，通過引腳和時，通過引腳和WAIT指令，指令，可使可使8086與與8087的操作保持同步的操作保持同步 最小模式引腳信號INTA

22、 中斷響應(yīng)信號，輸出信號中斷響應(yīng)信號，輸出信號 用來對外設(shè)的中斷請求作出響應(yīng)，此信號位于連用來對外設(shè)的中斷請求作出響應(yīng)，此信號位于連續(xù)兩個總線周期中的兩個負(fù)脈沖。第一個負(fù)脈沖通續(xù)兩個總線周期中的兩個負(fù)脈沖。第一個負(fù)脈沖通知外設(shè)接口，他發(fā)出的中斷請求已經(jīng)得到允許，外知外設(shè)接口，他發(fā)出的中斷請求已經(jīng)得到允許，外設(shè)接口收到第二個負(fù)脈沖后，往數(shù)據(jù)總線上放中斷設(shè)接口收到第二個負(fù)脈沖后，往數(shù)據(jù)總線上放中斷類型碼，使類型碼，使CPU得到有關(guān)此中斷具體信息。得到有關(guān)此中斷具體信息。最小模式引腳信號ALE（Address Latch Enable）n地址鎖存允許地址鎖存允許，輸出、三態(tài)、高電平有效，輸出、三態(tài)、

23、高電平有效nALE引腳高有效時，表示復(fù)用引腳：引腳高有效時，表示復(fù)用引腳：AD7AD0和和A19/S6A16/S3正在傳送地正在傳送地址信息址信息n由于地址信息在這些復(fù)用引腳上出現(xiàn)的時由于地址信息在這些復(fù)用引腳上出現(xiàn)的時間很短暫，所以系統(tǒng)可以利用間很短暫，所以系統(tǒng)可以利用ALE引腳將引腳將地址鎖存起來地址鎖存起來最小模式引腳信號DEN（Data Enable） n數(shù)據(jù)允許數(shù)據(jù)允許，輸出、三態(tài)、低電平有效，輸出、三態(tài)、低電平有效n有效時，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，有效時，表示當(dāng)前數(shù)據(jù)總線上正在傳送數(shù)據(jù)，可利用他來控制對數(shù)據(jù)總線的驅(qū)動可利用他來控制對數(shù)據(jù)總線的驅(qū)動 DT/R（Data Tra

24、nsmit/Receive）n數(shù)據(jù)發(fā)送數(shù)據(jù)發(fā)送/接收接收，輸出、三態(tài)，輸出、三態(tài)n該信號表明當(dāng)前總線上數(shù)據(jù)的流向該信號表明當(dāng)前總線上數(shù)據(jù)的流向n高電平時數(shù)據(jù)自高電平時數(shù)據(jù)自CPU輸出（發(fā)送）輸出（發(fā)送）n低電平時數(shù)據(jù)輸入低電平時數(shù)據(jù)輸入CPU（接收）（接收） 最小模式引腳信號M/IO（Input and Output/Memory） nI/O或存儲器訪問或存儲器訪問，輸出、三態(tài)，輸出、三態(tài)n該引腳輸出高電平時，表示該引腳輸出高電平時，表示CPU將訪問將訪問I/O端口，這時地址總線端口，這時地址總線A15A0提供提供16位位I/O口地址口地址n該引腳輸出低電平時，表示該引腳輸出低電平時，表示CP

25、U將訪問存將訪問存儲器，這時地址總線儲器，這時地址總線A19A0提供提供20位存位存儲器地址儲器地址 最小模式引腳信號WR 寫信號，輸出信號。寫信號，輸出信號。 當(dāng)此信號有效時，表示當(dāng)此信號有效時，表示CPU當(dāng)前正在進行存當(dāng)前正在進行存儲器或儲器或IO寫操作，具體到底為哪種寫操作，寫操作，具體到底為哪種寫操作，則由則由M/IO信號決定。信號決定。4. 總線請求和響應(yīng)引腳HOLDn總線保持總線保持（即（即總線請求總線請求），輸入、高電平有效），輸入、高電平有效n有效時，表示總線請求設(shè)備向有效時，表示總線請求設(shè)備向CPU申請占有總線申請占有總線n該信號從有效回到無效時，表示總線請求設(shè)備對總該信號從

26、有效回到無效時，表示總線請求設(shè)備對總線的使用已經(jīng)結(jié)束，通知線的使用已經(jīng)結(jié)束，通知CPU收回對總線的控制權(quán)收回對總線的控制權(quán) DMA控制器等主控設(shè)備通過控制器等主控設(shè)備通過HOLD申請申請占用系統(tǒng)總線（通常由占用系統(tǒng)總線（通常由CPU控制）控制）4. 總線請求和響應(yīng)引腳（續(xù)1）HLDA（HOLD Acknowledge）n總線保持響應(yīng)總線保持響應(yīng)（即（即總線響應(yīng)總線響應(yīng)），輸出、高電平），輸出、高電平有效有效n有效時，表示有效時，表示CPU已響應(yīng)總線請求并已將總線已響應(yīng)總線請求并已將總線釋放釋放n此時此時CPU的的地址總線地址總線、數(shù)據(jù)總線數(shù)據(jù)總線及及具有三態(tài)輸具有三態(tài)輸出能力的控制總線出能力的

27、控制總線將全面呈現(xiàn)高阻，使總線請將全面呈現(xiàn)高阻，使總線請求設(shè)備可以順利接管總線求設(shè)備可以順利接管總線n待到總線請求信號待到總線請求信號HOLD無效，總線響應(yīng)信號無效，總線響應(yīng)信號HLDA也轉(zhuǎn)為無效，也轉(zhuǎn)為無效，CPU重新獲得總線控制權(quán)重新獲得總線控制權(quán) 最小模式引腳信號MN/MX端接端接+5V 一個一個8284A時鐘發(fā)生器時鐘發(fā)生器 三片三片8282或或74LS373或或74LS273作為地址鎖存作為地址鎖存器器存儲器和外設(shè)較多時，存儲器和外設(shè)較多時，要增加數(shù)據(jù)總線驅(qū)動能要增加數(shù)據(jù)總線驅(qū)動能力，需要力，需要2片片8286/8287或或74LS245作為總作為總線收發(fā)器線收發(fā)器最小模式引腳信號最

28、小系統(tǒng)中，信號M/IO，RD，WR組合起來決定了系統(tǒng)中數(shù)據(jù)傳輸?shù)姆绞?，具體如下表所示。8284A8284A和和80868086的連接的連接8284A輸出輸出的時鐘頻率的時鐘頻率均為振蕩源均為振蕩源頻率的頻率的1/3。脈沖發(fā)生器脈沖發(fā)生器作為振蕩源作為振蕩源晶體振蕩器作晶體振蕩器作為振蕩源為振蕩源最大模式 QS1 QS1、QS0 QS0 指令隊列狀態(tài)信號，輸出信號指令隊列狀態(tài)信號，輸出信號 此兩個信號的組合提供前一個時鐘周期中指此兩個信號的組合提供前一個時鐘周期中指令隊列的狀態(tài)，為令隊列的狀態(tài)，為80868086對內(nèi)部指令隊列的跟對內(nèi)部指令隊列的跟蹤提供幫助。蹤提供幫助。最大模式S2S2、S1S

29、1、S0S0總線周期狀態(tài)信號，輸出總線周期狀態(tài)信號，輸出 這些信號的組合指出當(dāng)前總線周期中進行這些信號的組合指出當(dāng)前總線周期中進行的數(shù)據(jù)傳輸類型。的數(shù)據(jù)傳輸類型。82888288利用這些信號產(chǎn)生對利用這些信號產(chǎn)生對存儲器和存儲器和I/OI/O接口的控制信號。接口的控制信號。S2S2可以看成是區(qū)分內(nèi)存?zhèn)鬏敽涂梢钥闯墒菂^(qū)分內(nèi)存?zhèn)鬏敽虸/OI/O傳輸?shù)臉?biāo)志。傳輸?shù)臉?biāo)志。S1S1可以看成是區(qū)分輸入操作和輸出的標(biāo)志?？梢钥闯墒菂^(qū)分輸入操作和輸出的標(biāo)志。 最大模式最大模式LOCK 總線封鎖信號，輸出?？偩€封鎖信號，輸出。 當(dāng)此信號有效時，系統(tǒng)中其他總線主部件當(dāng)此信號有效時，系統(tǒng)中其他總線主部件不能占有總線

30、。不能占有總線。RQ/GT1，RQ/GT0 總線請求信號，輸入；總線請求信號，輸入；總線授權(quán)信號，輸出?？偩€授權(quán)信號，輸出。 此兩個信號可供此兩個信號可供CPU以外的兩個模塊用來發(fā)以外的兩個模塊用來發(fā)出使用總線的請求信號和接收出使用總線的請求信號和接收CPU對總線的對總線的授權(quán)信號。都是雙向信號。授權(quán)信號。都是雙向信號。三、 8088的引腳與8086的不同之處* 8088的指令隊列長度為4個字節(jié)，隊列中出現(xiàn)1個空閑字節(jié)時，BIU自動訪問存儲器取指補充指令隊列；*8088的地址/數(shù)據(jù)復(fù)用線為8條，即AD7AD0，訪問1個字需兩個讀寫周期；* 8088 中的存儲器/IO控制線為 IO /M ，與8

31、086相反；* 8086的引腳BHE/S7在8088中為SS0 ，與DT/ R、IO/M一起決定最小模式中的總線周期操作。8086的操作和時序 系統(tǒng)的復(fù)位和啟動操作；系統(tǒng)的復(fù)位和啟動操作； 暫停操作；暫停操作； 總線操作；總線操作； 中斷操作；中斷操作； 最小模式下的總線保持；最小模式下的總線保持； 最大模式下的總線請求最大模式下的總線請求/允許。允許。系統(tǒng)的復(fù)位和啟動操作nCS=FFFFHCS=FFFFHnIPIP0000H0000H復(fù)位操作的時序。復(fù)位操作的時序?？偩€讀操作總線讀操作寫操作時序?qū)懖僮鲿r序補充：三態(tài)門和D觸發(fā)器n三態(tài)門和以三態(tài)門和以D觸發(fā)器形成的鎖存器是微機觸發(fā)器形成的鎖存器

32、是微機接口電路中最常使用的兩類邏輯電路接口電路中最常使用的兩類邏輯電路n三態(tài)門：功率放大、導(dǎo)通開關(guān)三態(tài)門：功率放大、導(dǎo)通開關(guān)n器件共用總線時，一般使用三態(tài)電路：器件共用總線時，一般使用三態(tài)電路：n需要使用總線的時候打開三態(tài)門；需要使用總線的時候打開三態(tài)門；n不使用的時候關(guān)閉三態(tài)門，使之處于高阻不使用的時候關(guān)閉三態(tài)門，使之處于高阻nD觸發(fā)器：信號保持，也可用作導(dǎo)通開關(guān)觸發(fā)器：信號保持，也可用作導(dǎo)通開關(guān)三態(tài)鎖存三態(tài)緩沖器（三態(tài)門）具有單向?qū)ê腿龖B(tài)的特性具有單向?qū)ê腿龖B(tài)的特性T為低平時：為低平時：輸出為高阻抗（三態(tài)）輸出為高阻抗（三態(tài)）T為高電平時：為高電平時：輸出為輸入的反相輸出為輸入的反相T

33、AF表示反相或低電平有效表示反相或低電平有效TAFTAFTAF74LS244雙雙4位單向緩沖器位單向緩沖器 分成分成4位的兩組位的兩組 每組的控制端連接每組的控制端連接在一起在一起 控制端低電平有效控制端低電平有效 輸出與輸入同相輸出與輸入同相每一位都是一個三態(tài)門，每一位都是一個三態(tài)門，每每4個三態(tài)門的控制端連接在一起個三態(tài)門的控制端連接在一起雙向三態(tài)緩沖器具有雙向?qū)ê腿龖B(tài)的特性具有雙向?qū)ê腿龖B(tài)的特性ABTOE*OE*0，導(dǎo)通，導(dǎo)通 T1 AB T0 ABOE*1，不導(dǎo)通，不導(dǎo)通Intel 82868位雙向緩沖器位雙向緩沖器 控制端連接在一起，控制端連接在一起， 低電平有效低電平有效 可以

34、雙向?qū)梢噪p向?qū)?輸出與輸入同相輸出與輸入同相OE*0，導(dǎo)通，導(dǎo)通 T1 AB T0 ABOE*1，不導(dǎo)通，不導(dǎo)通每一位都是一個雙向三態(tài)門，每一位都是一個雙向三態(tài)門，8位具有共同的控制端位具有共同的控制端74LS2458位雙向緩沖器位雙向緩沖器 控制端連接在一起，控制端連接在一起， 低電平有效低電平有效 可以雙向?qū)梢噪p向?qū)?輸出與輸入同相輸出與輸入同相E*0，導(dǎo)通，導(dǎo)通 DIR1 AB DIR0 ABE*1，不導(dǎo)通，不導(dǎo)通74LS245與與Intel 8286功能一樣功能一樣D觸發(fā)器D QC Q電平鎖存電平鎖存D QC Q上升沿鎖存上升沿鎖存電平鎖存：電平鎖存：高電平通過，低電平鎖存

35、高電平通過，低電平鎖存上升沿鎖存：上升沿鎖存：通常用負(fù)脈沖觸發(fā)鎖存通常用負(fù)脈沖觸發(fā)鎖存負(fù)脈沖的上升沿負(fù)脈沖的上升沿D QC QSR帶有異步置位清零的帶有異步置位清零的電平控制的鎖存器電平控制的鎖存器74LS273具有異步清零的具有異步清零的TTL上升沿鎖存器上升沿鎖存器每一位都是一個每一位都是一個D觸發(fā)器，觸發(fā)器，8個個D觸發(fā)器的控制端連接在一起觸發(fā)器的控制端連接在一起三態(tài)緩沖鎖存器（三態(tài)鎖存器）三態(tài)緩沖鎖存器（三態(tài)鎖存器）TA D Q CB鎖存環(huán)節(jié)鎖存環(huán)節(jié)緩沖環(huán)節(jié)緩沖環(huán)節(jié)Intel 8282具有三態(tài)輸出的具有三態(tài)輸出的TTL電平鎖存器電平鎖存器STB 電平鎖存引腳電平鎖存引腳OE* 輸出允許

36、引腳輸出允許引腳每一位都是一個三態(tài)鎖存器，每一位都是一個三態(tài)鎖存器，8個三態(tài)鎖存器的控制端連在一起個三態(tài)鎖存器的控制端連在一起74LS373具有三態(tài)輸出的具有三態(tài)輸出的TTL電平鎖存器電平鎖存器LE 電平鎖存引腳電平鎖存引腳OE* 輸出允許引腳輸出允許引腳74LS373與與Intel 8282功能一樣功能一樣2.1.3 最小模式的總線形成AD7AD0A15A8A19/S6A16/S3+5V8088ALE8282STB系統(tǒng)總線信號系統(tǒng)總線信號A19A16A15A8A7A0D7D0IO/M*RD*WR*8282STB8282STB8286TOE*MN/MX*IO/M*RD*WR*DT/R*DEN*

37、OE*OE*OE*（1） 20位地址總線的形成n采用采用3個個8282進行鎖存和驅(qū)動進行鎖存和驅(qū)動nIntel 8282是是三態(tài)透明鎖存器，類似有三態(tài)透明鎖存器，類似有Intel 8283和通用數(shù)字集成電路芯片和通用數(shù)字集成電路芯片373n三態(tài)輸出：三態(tài)輸出：n輸出控制信號有效時，允許數(shù)據(jù)輸出；輸出控制信號有效時，允許數(shù)據(jù)輸出；n無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)無效時，不允許數(shù)據(jù)輸出，呈高阻狀態(tài)n透明：鎖存器的輸出能夠跟隨輸入變化透明：鎖存器的輸出能夠跟隨輸入變化 （2） 8位數(shù)據(jù)總線的形成n采用數(shù)據(jù)收發(fā)器采用數(shù)據(jù)收發(fā)器8286進行雙向驅(qū)動進行雙向驅(qū)動 nIntel 8286是是8位三態(tài)雙向

38、緩沖器，類似位三態(tài)雙向緩沖器，類似功能的器件還有功能的器件還有Intel 8287、通用數(shù)字集、通用數(shù)字集成電路成電路245等等n另外，接口電路中也經(jīng)常使用三態(tài)單向緩另外，接口電路中也經(jīng)常使用三態(tài)單向緩沖器，例如通用數(shù)字集成電路沖器，例如通用數(shù)字集成電路244就是一就是一個常用的雙個常用的雙4位三態(tài)單向緩沖器位三態(tài)單向緩沖器（3） 系統(tǒng)控制信號的形成n由由8086引腳直接提供引腳直接提供n因為基本的控制信號因為基本的控制信號8086引腳中都含有引腳中都含有n例如：例如：IO/M*、WR*、RD*等等n其它信號的情況看其它信號的情況看詳圖詳圖2.1.4 最大組態(tài)的引腳定義n8086的數(shù)據(jù)的數(shù)據(jù)/

39、地址等引腳在最大組態(tài)與最小組態(tài)地址等引腳在最大組態(tài)與最小組態(tài)時相同時相同n有些控制信號不相同，主要是用于輸出操作編碼有些控制信號不相同，主要是用于輸出操作編碼信號，由總線控制器信號，由總線控制器8288譯碼產(chǎn)生系統(tǒng)控制信號：譯碼產(chǎn)生系統(tǒng)控制信號：nS2*、S1*、S0*3個狀態(tài)信號個狀態(tài)信號nLOCK*總線封鎖信號總線封鎖信號nQS1、QS0指令隊列狀態(tài)信號指令隊列狀態(tài)信號nRQ*/GT0*、RQ*/GT1*2個總線請求個總線請求/同意信號同意信號2.1.5 最大組態(tài)的總線形成系統(tǒng)總線信號系統(tǒng)總線信號MEMR*MEMW*IOR*IOW*INTA*DMA應(yīng)答電路AENBRDAEN*AEN*CEN

40、A19A12A11A8A7A0D7D0AD7AD0A11A8A19/S6A16/S3A15A1274LS24574LS37374LS373GGG*DIR74LS2448088OE*8288DT/R*DENALES2*S0*S2*S0*MN/MX*OE*E*MRDC*AMTW*IORC*AIOWC*INTA* 系統(tǒng)地址總線系統(tǒng)地址總線采用三態(tài)透明鎖存器采用三態(tài)透明鎖存器74LS373和三態(tài)單向緩沖和三態(tài)單向緩沖器器74LS244 系統(tǒng)數(shù)據(jù)總線系統(tǒng)數(shù)據(jù)總線通過三態(tài)雙向緩沖器通過三態(tài)雙向緩沖器74LS245形成和驅(qū)動形成和驅(qū)動 系統(tǒng)控制總線系統(tǒng)控制總線主要由總線控制器主要由總線控制器8288形成形成

41、MEMR*、MEMW*、IOR*、IOW*、INTA*2.2 8086的總線時序n時序（時序（Timing）是指信號高低電平）是指信號高低電平(有效有效或無效或無效)變化及相互間的時間順序關(guān)系。變化及相互間的時間順序關(guān)系。n總線時序描述總線時序描述CPU引腳如何實現(xiàn)總線操作引腳如何實現(xiàn)總線操作nCPU時序決定系統(tǒng)各部件間的同步和定時時序決定系統(tǒng)各部件間的同步和定時什么是什么是總線操作總線操作？2.2 8086的總線時序（續(xù)1）n總線操作是指總線操作是指CPU通過總線對外的各種操作通過總線對外的各種操作n8086的總線操作主要有：的總線操作主要有：n存儲器讀、存儲器讀、I/O讀操作讀操作n存儲器

42、寫、存儲器寫、I/O寫操作寫操作n中斷響應(yīng)操作中斷響應(yīng)操作n總線請求及響應(yīng)操作總線請求及響應(yīng)操作nCPU正在進行內(nèi)部操作、并不進行實際對外操作的正在進行內(nèi)部操作、并不進行實際對外操作的空閑狀態(tài)空閑狀態(tài)Tin描述總線操作的微處理器時序有三級：描述總線操作的微處理器時序有三級：n指令周期指令周期 總線周期總線周期 時鐘周期時鐘周期什么是什么是指令、總線和時鐘周期指令、總線和時鐘周期？2.2 8086的總線時序（續(xù)2）n指令周期是指一條指令經(jīng)取指、譯碼、讀寫操作數(shù)到指令周期是指一條指令經(jīng)取指、譯碼、讀寫操作數(shù)到執(zhí)行完成的過程。若干總線周期組成一個指令周期執(zhí)行完成的過程。若干總線周期組成一個指令周期n

43、總線周期是指總線周期是指CPU通過總線操作與外部（存儲器或通過總線操作與外部（存儲器或I/O端口）進行一次數(shù)據(jù)交換的過程端口）進行一次數(shù)據(jù)交換的過程n8086的基本總線周期需要的基本總線周期需要4個時鐘周期個時鐘周期n4個時鐘周期編號為個時鐘周期編號為T1、T2、T3和和T4n總線周期中的時鐘周期也被稱作總線周期中的時鐘周期也被稱作“T狀態(tài)狀態(tài)” n時鐘周期的時間長度就是時鐘頻率的倒數(shù)時鐘周期的時間長度就是時鐘頻率的倒數(shù)n當(dāng)需要延長總線周期時需要插入等待狀態(tài)當(dāng)需要延長總線周期時需要插入等待狀態(tài)Tw何時有何時有總線周期總線周期？演示2.2 8086的總線時序（續(xù)3）n任何指令的取指階段都需要存儲

44、器讀總線周期，讀任何指令的取指階段都需要存儲器讀總線周期，讀取的內(nèi)容是指令代碼取的內(nèi)容是指令代碼n任何一條以存儲單元為源操作數(shù)的指令都將引起任何一條以存儲單元為源操作數(shù)的指令都將引起存存儲器讀總線周期儲器讀總線周期，任何一條以存儲單元為目的操作，任何一條以存儲單元為目的操作數(shù)的指令都將引起數(shù)的指令都將引起存儲器寫總線周期存儲器寫總線周期n只有執(zhí)行只有執(zhí)行IN指令才出現(xiàn)指令才出現(xiàn)I/O讀總線周期讀總線周期，執(zhí)行，執(zhí)行OUT指令才出現(xiàn)指令才出現(xiàn)I/O寫總線周期寫總線周期nCPU響應(yīng)可屏蔽中斷時生成響應(yīng)可屏蔽中斷時生成中斷響應(yīng)總線周期中斷響應(yīng)總線周期如何實現(xiàn)如何實現(xiàn)同步同步？2.2 8086的總線時

45、序（續(xù)4）n總線操作中如何實現(xiàn)時序同步是關(guān)鍵總線操作中如何實現(xiàn)時序同步是關(guān)鍵nCPU總線周期采用總線周期采用同步時序同步時序：n各部件都以系統(tǒng)時鐘信號為基準(zhǔn)各部件都以系統(tǒng)時鐘信號為基準(zhǔn)n當(dāng)相互不能配合時，快速部件（當(dāng)相互不能配合時，快速部件（CPU）插入）插入等待狀態(tài)等待慢速部件（等待狀態(tài)等待慢速部件（I/O和存儲器）和存儲器）nCPU與外設(shè)接口常采用與外設(shè)接口常采用異步時序異步時序，它們，它們通過應(yīng)答聯(lián)絡(luò)信號實現(xiàn)同步操作通過應(yīng)答聯(lián)絡(luò)信號實現(xiàn)同步操作2.2.1 最小組態(tài)的總線時序本節(jié)展開微處理器最基本的本節(jié)展開微處理器最基本的4種總線周期種總線周期存儲器讀總線周期存儲器讀總線周期存儲器寫總線周

46、期存儲器寫總線周期I/O讀總線周期讀總線周期I/O寫總線周期寫總線周期存儲器寫總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)A19A16S6S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19A0IO/M*輸出低電平，表示存儲器操作；輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號WR*和數(shù)據(jù)和數(shù)據(jù)D7D0T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)完成

47、數(shù)據(jù)傳送完成數(shù)據(jù)傳送I/O寫總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7AD0A15A8A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)0000S6S3READY（高電平）（高電平）IO/M*WR*T1狀態(tài)狀態(tài)輸出輸出16位位I/O地址地址A15A0IO/M*輸出高電平，表示輸出高電平，表示I/O操作；操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號WR*和數(shù)據(jù)和數(shù)據(jù)D7D0T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)完成數(shù)據(jù)傳送完成數(shù)據(jù)傳送存儲器讀總線周期T4T3T2T1ALECLKA

48、19/S6A16/S3A15A8AD7AD0A15A8A7A0輸入數(shù)據(jù)輸入數(shù)據(jù)A19A16S6S3READY（高電平）（高電平）IO/M*RD*T1狀態(tài)狀態(tài)輸出輸出20位存儲器地址位存儲器地址A19A0IO/M*輸出低電平，表示存儲器操作；輸出低電平，表示存儲器操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號RD*T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送演示I/O讀總線周期T4T3T2T1ALECLKA19/S6A16/S3A15A8AD7

49、AD0A15A8A7A0輸入數(shù)據(jù)輸入數(shù)據(jù)S6S3READY（高電平）（高電平）IO/M*RD*0000T1狀態(tài)狀態(tài)輸出輸出16位位I/O地址地址A15A0IO/M*輸出高電平，表示輸出高電平，表示I/O操作；操作；ALE輸出正脈沖，表示復(fù)用總線輸出地址輸出正脈沖，表示復(fù)用總線輸出地址T2狀態(tài)狀態(tài)輸出控制信號輸出控制信號RD*T3和和Tw狀態(tài)狀態(tài)檢測數(shù)據(jù)傳送是否能夠完成檢測數(shù)據(jù)傳送是否能夠完成T4狀態(tài)狀態(tài)前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送前沿讀取數(shù)據(jù)，完成數(shù)據(jù)傳送插入等待狀態(tài)Twn同步時序通過插入等待狀態(tài)，來使速度同步時序通過插入等待狀態(tài)，來使速度差別較大的兩部分保持同步差別較大的兩部分保持同步n在在讀

50、寫總線周期中，判斷是否插入讀寫總線周期中，判斷是否插入Tw1. 1. 在在T3T3的前沿檢測的前沿檢測READYREADY引腳是否有效引腳是否有效2. 2. 如果如果READYREADY無效，在無效，在T3T3和和T4T4之間插入一個之間插入一個等效于等效于T3T3的的TwTw ，轉(zhuǎn)，轉(zhuǎn)1 13. 3. 如果如果READYREADY有效，執(zhí)行完該有效，執(zhí)行完該T T狀態(tài)，進入狀態(tài)，進入T4T4狀態(tài)狀態(tài)演示2.2.2 最大組態(tài)的寫總線時序111110T4T3T2T1A15A8A19A16S6S3由由8288產(chǎn)生產(chǎn)生ALES2*S0*CLKA19/S6A16/S3A15A8DEN寫命令寫命令A(yù)D7

51、AD0A7A0輸出數(shù)據(jù)輸出數(shù)據(jù)DT/R*AMWTC*MWTC*2.2.2 最大組態(tài)的讀總線時序111101A15A8A19A16S6S3ALES2*S0*CLKA19/S6A16/S3A15A8DEN由由8288產(chǎn)生產(chǎn)生輸入數(shù)輸入數(shù)據(jù)據(jù)A7A0AD7AD0T4T3T2T1DT/R*MRDC*2.3操作模式 n80386以上的微處理器都有三種工作方式：以上的微處理器都有三種工作方式：1.實地址模式實地址模式2.保護模式保護模式3.虛擬虛擬8086模式模式實模式 n在處理器加電和復(fù)位的時候最先進入的就是在處理器加電和復(fù)位的時候最先進入的就是實模式實模式n實地址模式采用分段存儲方式，每段實地址模式采用分段存儲方式，每段64K，物理地址由邏輯地址直接構(gòu)成物理地址由邏輯地址直接構(gòu)成n存儲空間的最低的存儲空間的最低的1KB存放了系統(tǒng)的中斷向存放了系統(tǒng)的中斷向量表地址為量表地址為00000H003FFH，其中存放，其中存放了了256個中斷向量的中斷服務(wù)程序的入口地個中斷向量的中斷服務(wù)