基于DSP的多采樣濾波器在無(wú)線接收機(jī)中應(yīng)用

1、徐 州 師 范 大 學(xué) 科 文 學(xué) 院本 科 生 答 辯 論 文課 程 名 稱(chēng)： DSP答辯論文 題 目：基于DSP的多采樣率數(shù)字 濾波器在無(wú)線接收機(jī)中的應(yīng)用專(zhuān) 業(yè) 班 級(jí)： 08電信 學(xué) 生 姓 名： 學(xué) 生 學(xué) 號(hào)： 日 期： 2011年6月18日 指 導(dǎo) 教 師： 科文學(xué)院教務(wù)部印制基于DSP的多采樣率數(shù)字濾波器在無(wú)線接收機(jī)中的應(yīng)用（姓名：任洪兵 專(zhuān)業(yè)：電子信息工程 郵編： 聯(lián)系方式：）摘要隨著數(shù)字信號(hào)處理理論及應(yīng)用技術(shù)的迅速發(fā)展，在一個(gè)數(shù)字系統(tǒng)中只用一個(gè)采樣頻率已經(jīng)很難滿(mǎn)足要求。在實(shí)際的應(yīng)用中，經(jīng)常會(huì)遇到采樣率的轉(zhuǎn)換問(wèn)題，即要求一個(gè)數(shù)字系統(tǒng)能工作在多采樣率狀態(tài)。通過(guò)本設(shè)計(jì)，我們力圖準(zhǔn)確

2、理解和掌握的數(shù)字信號(hào)處理課程所介紹的相關(guān)知識(shí)，并結(jié)和實(shí)例加以熟練應(yīng)用。通過(guò) MATLAB仿真軟件和System Generator 開(kāi)發(fā)平臺(tái)實(shí)現(xiàn)多采樣濾波器，并將其應(yīng)用于無(wú)線通信系統(tǒng)的數(shù)字接收機(jī)。關(guān)鍵詞：數(shù)字信號(hào)處理；多采樣率；濾波器；數(shù)字接收機(jī)Based on DSP many sampling rate digital filter in the application of wireless receiverName: (RenHongBing professional: electronic and information engineering zip code: contact w

3、ay: ) AbstractAlong with the digital signal processing theory and application of the rapid development of technology, in a digital system with only one sample frequency was hard to meet the requirements. In the actual application, often will meet the conversion of the sampling rate, which requires a

4、 number system can work in many sampling rate state. Through the design, we try to accurately understand and master of digital signal processing course this knowledge, and and instances to skillfully using. Through the simulation of MATLAB software and Generator System development platform achieve m

5、ore sampling filter, and applied to the wireless communication System of digital receiver. Keywords: digital signal processing; Many sampling rate; Filter; Digital receiver 1前言近年來(lái)，建立在采樣率轉(zhuǎn)換基礎(chǔ)上的多采樣率數(shù)字信號(hào)處理已成為數(shù)字信號(hào)處理學(xué)科中的主要研究?jī)?nèi)容之一。直觀地考慮，首先將以采樣率 F1 采集的數(shù)字信號(hào)進(jìn)行數(shù)模轉(zhuǎn)換，這樣就變成模擬信號(hào)，再按采樣率 F2 進(jìn)行模數(shù)轉(zhuǎn)換，從而實(shí)現(xiàn)了從 F1 到 F2的采樣率轉(zhuǎn)

6、換，這就是變換采樣率的最簡(jiǎn)單方法。但是這樣較麻煩，且易使信號(hào)受到損傷，所以在實(shí)際應(yīng)用的變采樣系統(tǒng)中，改變采樣頻率并不經(jīng)過(guò)模擬信號(hào)，而是完全在數(shù)字域中實(shí)現(xiàn)的在數(shù)字信號(hào)處理中，其中濾波占有極其重要的作用，適用于變采樣率系統(tǒng)中的數(shù)字濾波器就是本文要談?wù)摰闹饕獌?nèi)容。數(shù)字下變頻器(DigitalDowneonverter)位于 ADC與DSP 器件之間，數(shù)字下變頻器主要完成對(duì)中頻數(shù)字信號(hào)的混頻、濾波和重采樣。通過(guò)降低數(shù)據(jù)流的速率，把信號(hào)變至基帶后，再把低速數(shù)據(jù)送給后端通用 DSP 器件進(jìn)行處理，這樣明顯降低了ADC和后端通用 DSP 器件的性能要求。作為前端 ADC與后端通用 DSP 器件之間的橋梁，數(shù)

7、字下變頻技術(shù)成為軟件無(wú)線電接收機(jī)的核心技術(shù)之一，其性能的優(yōu)劣將對(duì)整個(gè)軟件無(wú)線電系統(tǒng)的穩(wěn)定性、可靠性產(chǎn)生直接影響。數(shù)字下變頻需要工作在很高的時(shí)鐘之下，并具有極高的計(jì)算能力，但其結(jié)構(gòu)相對(duì)固定。所以制約數(shù)字下變頻性能的主要因素就是計(jì)算能力和最大工作時(shí)鐘的問(wèn)題。目前在 DDC 技術(shù)上領(lǐng)先的有 TI 公司、ADI 公司和 Intersil 公司，他們的 DDC 專(zhuān)用芯片具有較優(yōu)異的性能參數(shù)與功能。其中 TI 公司的 GC5316、GC5018；ADI 公司的 AD6636、AD6635；Intersil 公司的 ISL5416、HSP50216 等都是性能極為優(yōu)異的 DDC 產(chǎn)品。事實(shí)上，隨著通信技術(shù)的

8、發(fā)展，數(shù)字下變頻器正向可編程、多通道、寬帶等方向發(fā)展。2通信系統(tǒng)中多采樣率數(shù)字信號(hào)處理應(yīng)用2.1 通信系統(tǒng)中多采樣率數(shù)字信號(hào)處理應(yīng)用現(xiàn)代通信系統(tǒng)中的無(wú)線接收機(jī)會(huì)對(duì)調(diào)制在特定頻率上的窄帶射頻信號(hào)進(jìn)行下變頻和解調(diào)。傳統(tǒng)的無(wú)線接收機(jī)先對(duì)模擬中頻信號(hào)在時(shí)域進(jìn)行下變頻然后進(jìn)行AD 轉(zhuǎn)換為基帶信號(hào)。如今無(wú)線接收機(jī)通常采用如圖 2-1 的結(jié)構(gòu)?？梢?jiàn)，AD 轉(zhuǎn)換器被移到中頻中處理，在數(shù)字信號(hào)域?qū)χ蓄l信號(hào)進(jìn)行下變頻，這就用到了數(shù)字下變頻器。這樣做消除傳統(tǒng)接收機(jī)由于信號(hào)不平衡帶來(lái)的失真項(xiàng)，其次處理所用的數(shù)字濾波器可設(shè)計(jì)為具有線性相位的特性。圖2-1 無(wú)線接收機(jī)結(jié)構(gòu)可見(jiàn)無(wú)線接收系統(tǒng)在進(jìn)行基帶處理之前需要進(jìn)行 K：1

9、 的降采樣率的數(shù)字信號(hào)處理過(guò)程，這就是多采樣數(shù)字信號(hào)處理在通信系統(tǒng)中的實(shí)際應(yīng)用。該應(yīng)用原因有二：一是為了降低輸入 DSP 的信號(hào)的采樣率，以減輕 DSP 的運(yùn)算負(fù)荷；二是通常信號(hào)的帶寬僅為幾百 kHz 以下，沒(méi)有必要采用過(guò)高的采樣率，這就使得采樣率的降低成為可能。 如圖2-2 所示是接收機(jī)數(shù)字下變頻器部分的原理圖。在本課程設(shè)計(jì)中 Matlab仿真，和system generator 模塊的搭建都是按照如下功能模塊搭建的。圖2-2 數(shù)字下變頻器結(jié)構(gòu)濾波和減采樣處理常分兩級(jí)實(shí)現(xiàn)，第一級(jí)為一個(gè)不含乘法運(yùn)算的 K級(jí) CIC 濾波器，同時(shí)執(zhí)行一個(gè) M:1 減采樣處理。CIC濾波器后面跟隨兩個(gè)或多個(gè)半帶濾

10、波器對(duì)CIC主瓣增益進(jìn)行修正，目的是對(duì)主瓣中心含有較大混疊能量的頻率區(qū)域進(jìn)行抑制，該混疊是由 M:1 減采樣處理引起的。2.2 多采樣率數(shù)字信號(hào)處理 多采樣率數(shù)字信號(hào)處理的主要問(wèn)題就是要設(shè)計(jì)一個(gè)有效的系統(tǒng)，使數(shù)字信號(hào)的采樣率提高或者降低任意倍。我們把降低信號(hào)采樣率的過(guò)程叫做抽取，亦稱(chēng)采樣率壓縮，而把提高信號(hào)采樣率的過(guò)程叫做內(nèi)插，亦稱(chēng)采樣率擴(kuò)張?；镜牟蓸勇首儞Q有整數(shù)D倍抽取、整數(shù) I倍內(nèi)插和分?jǐn)?shù) I/D倍的采樣率變換，如圖 2.3所示。圖2.3中，信號(hào)序列的不同下標(biāo)表示不同的采樣率，fs為信號(hào)的原始采樣率。圖中“D”表示D 倍抽取，即每 D個(gè)原始采樣抽取一個(gè)；“I”表示 I倍零值內(nèi)插，即每?jī)蓚€(gè)

11、相鄰原始采樣點(diǎn)之間均勻地插入(I1)個(gè)零點(diǎn)。其中的濾波器是為了濾除抽取中的混疊信號(hào)頻譜和內(nèi)插中的鏡像信號(hào)頻譜，它們分別稱(chēng)為“抗混疊濾波器”和“去鏡像濾波器”。圖2.3 對(duì)采樣率數(shù)字信號(hào)處理概念示意圖2.3 無(wú)線接收機(jī)系統(tǒng) 在傳統(tǒng)的接收機(jī)中，如圖 2-4 所示，它需執(zhí)行兩次頻率變換，又稱(chēng)為雙變頻接收機(jī)。接收機(jī)對(duì)輸入信號(hào)進(jìn)行鏡像抑制濾波和功率放大后，接收器對(duì)輸入信號(hào)進(jìn)行鏡像抑制濾波和功率放大后，將其從選定的射頻信道下變頻后送入中頻濾波器，完成初步的帶寬限制。中頻濾波器的輸出通過(guò)匹配正交混頻器完成向基帶的下變頻，混頻器后的模擬基帶濾波器完成最終的帶寬控制。每一路正交下變頻信號(hào)再通過(guò)一對(duì)匹配模數(shù)轉(zhuǎn)換器

12、（ADC）變?yōu)閿?shù)字信號(hào)形式，該信號(hào)進(jìn)一步經(jīng) DSP處理執(zhí)行必要的同步、均衡、解調(diào)、檢測(cè)和信道譯碼處理。 圖2-4 傳統(tǒng)接收機(jī)結(jié)構(gòu)圖 2-5 第二代無(wú)線接收機(jī)結(jié)構(gòu)正交混頻器、模擬基帶濾波器和模數(shù)轉(zhuǎn)換器中兩條支路上增益和相位的不平衡，會(huì)導(dǎo)致同相和正交分量之間的串話。另外，模數(shù)轉(zhuǎn)換會(huì)在基帶信號(hào)的中心頻率處產(chǎn)生一個(gè)直流分量，兒模擬濾波器又將引入群時(shí)延是真。對(duì)此，可在接收機(jī)的后臺(tái) DSP 中心采用自適應(yīng)算法來(lái)消除以上的不平衡、直流分量和相位失真。我們要做的是將全部的基帶處理任務(wù)放到 DSP 域中進(jìn)行，以完全消除以上失真的影響，而不是通過(guò)在 DSP 域中修修補(bǔ)補(bǔ)來(lái)彌補(bǔ)模擬處理造成的損傷。除了能避免由于模擬

13、分量差異造成支路信號(hào)不平衡帶來(lái)的性能損失、由于時(shí)間和溫度變化造成元器件參數(shù)變化帶來(lái)的性能損失以及模擬濾波器帶來(lái)的群時(shí)延失真以外，插入 DSP 處理模塊在濾波器設(shè)計(jì)上有更大的靈活性，其帶寬和采樣率可通過(guò)程序進(jìn)行設(shè)置。 如圖 2-5 所示，在第二代接收機(jī)中結(jié)構(gòu)發(fā)現(xiàn)器處理流程有兩個(gè)重要的變化。首先，在中頻進(jìn)行模數(shù)轉(zhuǎn)換，其信號(hào)頻率高于基帶處理，因此采樣率更高。其次，對(duì)目標(biāo)信道進(jìn)行下變頻是通過(guò)數(shù)字下變頻器和數(shù)字低通濾波器來(lái)實(shí)現(xiàn)的，由于采樣率高了，因此必須包含重采樣處理。引入這種額外的處理開(kāi)銷(xiāo)所換來(lái)的好處是，基于 DSP 的下變頻不存在由信號(hào)不平衡帶來(lái)的失真項(xiàng)。數(shù)字轉(zhuǎn)換處理的另一個(gè)好處是，處理所用的數(shù)字濾

14、波器可設(shè)計(jì)為具有線性相位特性，可以很簡(jiǎn)單地用數(shù)字非遞歸濾波器形式來(lái)實(shí)現(xiàn)。3多采樣率濾波器研究3.1 多采樣濾波器原理 實(shí)現(xiàn)采樣率變換（抽取或內(nèi)插）的關(guān)鍵問(wèn)題是如何實(shí)現(xiàn)抽取前或內(nèi)插后的數(shù)字濾波。無(wú)論是抽取還是內(nèi)插，或者是采樣率的分?jǐn)?shù)倍變換，都需要設(shè)計(jì)一個(gè)滿(mǎn)足抽取或內(nèi)插（抗混疊）要求的數(shù)字濾波器。該濾波器被成為多采樣濾波器，它的性能的好壞直接影響采樣率變換的效果及實(shí)時(shí)處理能力。在這方面積分級(jí)聯(lián)梳狀（CIC）濾波器和半帶（HB）濾波器有比較好的性能，在實(shí)際通信系統(tǒng)應(yīng)用廣泛。 在實(shí)際的可編程硬件采樣率變換系統(tǒng)中，用得更多的 FIR 濾波器是兩類(lèi)高效的數(shù)字濾波器：半帶濾波器（HalfBand Filte

15、r，HBF）和級(jí)聯(lián)積分梳狀濾波器（Cascaded IntegratorComb Filter，CICF）。由于各自濾波器系數(shù)的特殊性，它們?cè)诠?jié)省運(yùn)算量和存儲(chǔ)量方面顯得特別有效。3.2 多采樣濾波器Matlab 仿真 Matlab 工具中提供了 CIC 濾波器的函數(shù)包，我們可以準(zhǔn)確方便地完成 CIC濾波器的仿真。CIC 的 Matlab仿真程序可在附帶的程序包得到。 如下是Matlab的仿真結(jié)果，由于我們主要研究數(shù)字下變頻器中多采樣率濾波器的應(yīng)用，所以只仿真抽取型濾波器。其中圖3.1抽取系數(shù)為2的CIC濾波器。參數(shù)設(shè)置：抽取因子設(shè)置為 r=2；利用 hn=mfilt.cicdecim(r)函數(shù)

16、生成 CIC 抽取濾波器的系數(shù)；y=filter(hn,x)，y 是濾波器輸出，x 是輸入信號(hào)，hn 是濾波器系數(shù)。(a) 原始信號(hào)(b) 抽取后圖3.1 CIC 濾波器 Matlab仿真結(jié)果如圖 3.2所示這是半帶濾波器的仿真圖。半帶濾波器本身的特征決定它是抽取率為2的濾波器，而且可以由 FIR 濾波器方便地實(shí)現(xiàn)。 參數(shù)設(shè)置：r=2是半帶濾波器的抽取因子；b=firhalfband(16,0.0001,dev)，n=16是設(shè)定半帶濾波器的階數(shù)，n必須是一個(gè)偶數(shù)，fp=0.0001是通帶的歸一化頻率，fp1/2，dev決定通帶和阻帶的最大波紋；h=mfilt.firdecim(2,b)，r=2

17、 是抽取因子，b是半帶濾波器的系數(shù)。(a) 原始信號(hào)(b)抽取后數(shù)字信號(hào)圖3.2是半帶濾波器 Matlab仿真圖3.3多采樣率波器的FPGA實(shí)現(xiàn) 如圖 3.3所示這是由 verilog 程序在 Quartus 軟件中綜合后仿真得到的一個(gè)單級(jí)、抽取率為2的 8位的CIC 抽取濾波器的仿真結(jié)果。圖3.3 單級(jí)CIC 濾波器 verilog代碼仿真結(jié)果圖3.4是半帶濾波器 verilog 代碼在ise 中的仿真結(jié)果。圖3.4半帶濾波器verilog 代碼仿真結(jié)果（注意：具體說(shuō)明請(qǐng)參考原程序） 4含多采樣率濾波器的無(wú)線通信系統(tǒng)的 System Generator 實(shí)現(xiàn)4.1 無(wú)線通信系統(tǒng)System

18、Generator 模塊搭建 System Generator for DSP 是業(yè)內(nèi)領(lǐng)先的高級(jí)系統(tǒng)級(jí) FPGA開(kāi)發(fā)工具，借助 FPGA 來(lái)設(shè)計(jì)高性能 DSP 系統(tǒng)，其強(qiáng)大的提取功能可利用最先進(jìn)的 FPGA芯片來(lái)開(kāi)發(fā)高度并行的系統(tǒng)，并和 Simulink（MathWorks 公司產(chǎn)品）實(shí)現(xiàn)無(wú)縫鏈接，快速建模并自動(dòng)生成代碼。 System Generator 最大的特點(diǎn)就是可利用 Simulink 建模和仿真環(huán)境來(lái)實(shí)現(xiàn)FPGA設(shè)計(jì)，而無(wú)需了解和使用 RTL級(jí)硬件語(yǔ)言，讓 DSP 設(shè)計(jì)者能夠發(fā)揮基于FPGA的DSP 的最大性能和靈活性，并縮短整個(gè)設(shè)計(jì)的周期。 如圖 4.1 所示，這是無(wú)線通信系統(tǒng)的

19、 System Generator 模塊圖。其中中頻信號(hào)模塊，解調(diào)模塊和變采樣濾波器模塊都是 System Generator 中的子系統(tǒng)（subystem），子系統(tǒng)中還有 System Generator 器件的搭建，可以實(shí)現(xiàn)特定功能。圖4.1 無(wú)線通信系統(tǒng)System Generator 模塊搭建如圖4.2所示是圖4.1 中接受中頻信號(hào)模塊的具體實(shí)現(xiàn)系統(tǒng)。圖4.2 接受中頻信號(hào)仿真模塊 如圖4.3所示是圖4.1 中解調(diào)模塊的具體實(shí)現(xiàn)系統(tǒng)。圖4.3 解調(diào)模塊的System Generator 實(shí)現(xiàn) 如圖4.4所示是圖4.1 中變采樣濾波器模塊的具體實(shí)現(xiàn)系統(tǒng)。圖 4.4變采樣濾波器模塊的 Sy

20、stem Generator實(shí)現(xiàn)4.2 通信系統(tǒng)System Generator 仿真結(jié)果 圖4.5是圖4.1中搭建系統(tǒng)的仿真結(jié)果。其中圖4.4中信號(hào)一是原始模擬信號(hào)，信號(hào)二是中頻采樣數(shù)字信號(hào)的仿真結(jié)果，信號(hào)三是降采樣率之后的數(shù)字信號(hào)即基帶信號(hào)的仿真結(jié)果。 其中總的抽取系數(shù)為 32：1，利用了一個(gè) 5級(jí)的16：1的CIC 抽取濾波器和一個(gè)半帶濾波器?？梢?jiàn)數(shù)字中頻信號(hào)的采樣率是非常高的，但在實(shí)際基帶處理中不需要這么高采樣率的數(shù)字信號(hào)。所以經(jīng)過(guò)降采樣濾波器的處理后得到信號(hào)三，可見(jiàn)信號(hào)三的采樣率明顯變低。同時(shí)從三個(gè)信號(hào)的比較可以看出信號(hào)的特性得到很好的保持，只不過(guò)采樣率根據(jù)我們的需要而改變了。5結(jié)束

21、語(yǔ)目前的FPGA 芯片不再扮演膠合邏輯的角色，而成為數(shù)字信號(hào)處理系統(tǒng)的核心器件。在芯片內(nèi)，不僅包含了邏輯資源，還有多路復(fù)用器、存儲(chǔ)器、硬核乘加單元以及內(nèi)嵌的處理器等設(shè)備，并且還具備高度并進(jìn)行計(jì)算的能力，使得 FPGA已成為高性能數(shù)字信號(hào)處理的理想器件，特別適合于完成數(shù)字濾波、快速傅里葉變換等。但遺憾的是，F(xiàn)PGA 并未在數(shù)字信號(hào)處理領(lǐng)域獲得廣泛應(yīng)用，主要原因就是：首先，大部分 DSP 設(shè)計(jì)者通常對(duì)C語(yǔ)言或 MATLAB工具很熟悉，卻不了解硬件描述語(yǔ)言VHDL 和Verilog HDL；其次，部分 DSP 工程師認(rèn)為對(duì)HDL 語(yǔ)言在語(yǔ)句可綜合方面的要求限制了其編寫(xiě)算法的思路。在數(shù)字濾波器的設(shè)計(jì)過(guò)

22、程中，為了能夠有效地進(jìn)行抽取濾波，往往采用多級(jí)抽取的辦法。數(shù)字信號(hào)處理的過(guò)程中最常見(jiàn)的問(wèn)題就是采樣頻率的提高，它帶來(lái)的一個(gè)主要問(wèn)題就是采樣后的數(shù)據(jù)流速率很高，導(dǎo)致后續(xù)的信號(hào)處理速度跟不上特別是對(duì)有些同步解調(diào)算法，其計(jì)算量太大，如果其數(shù)據(jù)吞吐率太高是很難以滿(mǎn)足實(shí)時(shí)性的要求的，所以有必要對(duì) A/D 轉(zhuǎn)換后的數(shù)據(jù)流行降速處理。這樣就需要采用內(nèi)插和抽取的原理。內(nèi)插和抽取是多速率信號(hào)處理中最基本的理論。由于受論文時(shí)間和客觀條件等各方面的限制，同時(shí)在理論研究和仿真過(guò)程中，由于水平有限，難免會(huì)出現(xiàn)一些不足和差錯(cuò)，還請(qǐng)批評(píng)指正。參考文獻(xiàn)1 G. Girau and M. Martina etc. FPGA D

23、igital Down Converter IP for SDR Terminals A . Signals, Systems and Computers, 2002 C . Conference Record of the Thirty - Sixth Asilomar Conference on. , vol. 2, pp 1010- 1014, 3- 6 Nov. 2002. 2 Michael D. Ciletti. Advanced Digital Design with the Verilog HDL M . 北京: 電子工業(yè)出版社, 2004 . 3 胡廣書(shū). 數(shù)字信號(hào)處理理論、

24、算法與實(shí)現(xiàn)(第二版)M . 北京: 清華大學(xué)出版社, 2003 . 4 RICHARD L. Understanding Cascaded Intergrater-Comb FiltersJ. Embed Syst Program, 2005, 18(4) : 12-17. 5 史毅俊，朱杰. CIC濾波器的優(yōu)化設(shè)計(jì)及 FPGA 的實(shí)現(xiàn)J.電子測(cè)量技術(shù)，2007, 30(3) :21-23.tgKQcWA3PtGZ7R4I30kA1DkaGhn3XtKknBYCUDxqA7FHYi2CHhI92tgKQcWA3PtGshLs50cLmTWN60eo8Wgqv7XAv2OHUm32WGeaUwYDIAWGMeR4I30kA1DkaGhn3XtKknBYCUDxqA7FHYi2CHhI92tgKQcWA3PtGZ7R4I30kA1DkaGtgKQcWA3PtGZ7R4I30kA1DkaGhn3XtKknBYCUDxqA7FHYi2CHhI92tgKQcWA