音頻頻率數(shù)字掃頻儀

1、C2000參賽項目報告（命題組）題 目： 基于TMS320F2808的音頻頻率數(shù)字掃頻儀 學 校： 云南大學 指導教師： 基于TMS320F2808的音頻頻率數(shù)字掃頻儀摘 要：本數(shù)字掃頻儀采用TMS320F2808DSP芯片作為核心器件，實現(xiàn)了命題中的全部技術指標。本設計在不使用DAC與DDS芯片的情況下，根據(jù)DDS芯片的原理利用F2808芯片在軟件上實現(xiàn)了DDS的功能，產生了步進小于1.5Hz的掃頻信號。帶阻網(wǎng)絡采用Sallen-Key有源濾波器結構，使陷波中心頻率的衰減大于10dB(以10KHz為基準)。為了充分發(fā)揮F2808的軟件資源，本設計未使用硬件峰值檢波電路而是直接對帶阻網(wǎng)絡輸出信

2、號進行高速采樣，實現(xiàn)了對幅頻特性的精確測量。在顯示模塊中，按照約定的協(xié)議令F2808的SCI和PC進行通信，在PC端利用Labview軟件開發(fā)了友好的顯示界面，可方便對被測帶阻網(wǎng)絡的幅頻特性信息進行處理、顯示、存儲和波形的打印輸出。系統(tǒng)測試結果表明本設計方案是可行的、精確的。此外，本論文詳述了均衡算法，計算出了算法中的關鍵參數(shù)并對算法的實時運算量進行了分析。關鍵詞：音頻頻率 數(shù)字掃頻儀 DSP 均衡算法 實時處理Digital tester for audio frequency response characteristic based on TMS320F2808Huangjingchan

3、g，Mushujuan，zhaojinli(School of Information Science and Engineering,Yunnan University)Abstract：A simple digital frequency response characteristic tester is developed with TMS320F2808 DSP chip in our design, we have realized all of technical specifications. Without using DAC and DDS chip, we have ach

4、ieved the function of DDS by means of F2808s software resources. According to the principle of DDS, we get the audio frequency signal whose increment is less than 1.5Hz. Sallen-key structure is adopted as band-stop network, it makes frequency response characteristic attenuates greater than 10d- B(wi

5、th 10KHZ as the standard) at notch center frequency. In order to reduce cost and not to use hardware peak amplitude detector circuit, we sample the output signal of bandstop structure in a high speed sampling rate, and finally get the amplitude-frequency characteristics accurately. In display module

6、, F2808 communicates with PC in centain protocol , and at the PC-side Labview is used to develop a friendly interface, which is convenient to process and save data, display graph, as well as print out amplitude-frequency graph of band-stop network. Systems test shows that our design is feasible and

7、accurate. Besides, the paper details equalization-algorithm, calculates key parameters of the algorithm, do a real-time computation analysis and make a equalizer based on this algorithm.Key words:Digital response characteristic tester, audio frequency, DSP, equalization algorithm,real-time processin

8、g目 錄1.引言12.掃頻系統(tǒng)指標13.掃頻系統(tǒng)方案13.1掃頻儀原理13.2掃頻信號的產生23.2本系統(tǒng)介紹33.3掃頻儀算法及數(shù)據(jù)處理34.掃頻系統(tǒng)硬件設計54.1低通濾波電路64.2 DSP最小系統(tǒng)64.3通訊模塊74.4電源管理模塊75.掃頻系統(tǒng)軟件設計85.1軟件總體框圖85.2初始化模塊85.3中斷模塊95.4掃頻信號的產生模塊95.5 幅頻特性測試模塊105.6 SCI通信模塊106.均衡系統(tǒng)算法設計126.1均衡算法設計126.2均衡算法運算量分析157.系統(tǒng)關鍵設計與創(chuàng)新178.評測與結論188.1評測188.2結論209.參考文獻2110.附錄2110.1實物照片2110.

9、2掃頻儀顯示界面2310.3現(xiàn)場測試圖片231. 引言頻率特性是一個網(wǎng)絡性能最直觀的反映。掃頻儀也稱頻率特性測試儀，用于測量網(wǎng)絡的幅頻特性和相頻特性，它可根據(jù)頻率特性的測量原理進行設計制作，是一種快速、簡便、實時、動態(tài)、多參數(shù)、直觀的測量儀器，可廣泛應用于電子工程等領域。由于模擬式掃頻儀價格昂貴，不能對測得的數(shù)據(jù)進行處理，更不能打印網(wǎng)絡的頻率響應曲線，給使用帶來諸多不便。為此，設計數(shù)字式掃頻儀極具現(xiàn)實意義。TI公司的DSP以其運行速度快，運算精度高，動態(tài)范圍寬等諸多特點風靡于世，受到廣大電子工程師的青睞，成為了電子設備中首選的核心器件。本團隊的設計基于TMS320F2808DSP平臺，完成了掃

10、頻儀的設計、制作及測試。2. 掃頻系統(tǒng)指標本設計完成了題目中提出的所有要求，并在此基礎上進行了擴展。本設計不僅實現(xiàn)了掃頻信號的產生、帶阻網(wǎng)絡的設計、幅頻特性的測試和顯示，還可以存儲測試數(shù)據(jù)、打印幅頻特性曲線。現(xiàn)將題目的要求指標和本設計所達到的各項指標在表1中進行比較。表 1 各項指標對照表基本點要求要求指標本設計達到指標掃頻信號源掃頻信號范圍2020KHz1920.86KHz掃頻步進10Hz1.5Hz輸出信號幅度03V0.85V輸出電阻600W600W帶阻網(wǎng)絡最大衰減10dB18dB幅頻特性測試輸入電阻600W600W幅頻特性誤差3.51%幅頻特性顯示顯示方式PC或示波器顯示PC顯示注：1、表

11、1中的幅頻特性誤差是以國泰電子數(shù)字掃頻儀SA1005A的測量結果為基準的；2、 本設計采用TMS320F2808作為處理器，采用OPA2354作為運算放大器，采用TPS73hd318作為電源管理芯片，未使用外部ADC、DAC及DDS芯片，使用的器件均符合器件要求。3. 掃頻系統(tǒng)方案3.1掃頻儀原理現(xiàn)在較常用的數(shù)字掃頻儀的設計方主要有以下兩種方案。方案一：設計一個信號發(fā)生器，產生幅度恒定的掃頻信號，并把產生的正弦信號作為激勵加到被測網(wǎng)絡上，然后在網(wǎng)絡輸出端測出不同頻率下的信號幅值，將所測得的幅值與信號源的幅值相除，便得到了幅頻特性。該方法是手工方法的數(shù)字化，其要點是需產生掃頻信號，并測得帶阻網(wǎng)絡

12、輸出端不同頻率下信號的幅值。方案二：與方案一類似，但是不直接測出不同頻率下信號的幅值，而是分別對帶阻網(wǎng)絡的輸入、輸出信號做FFT變換接著將對應頻率成分處的幅值相除。該方案的要點是對輸入、輸出信號做精確的FFT變換。方案一簡單直觀，物理概念清晰，性能穩(wěn)定，而方案二的計算量較大，故本設計采用方案一。3.2掃頻信號的產生方案一：直接頻率合成。它是最早的頻率方法，是使基準信號通過脈沖形成電路來產生具有豐富諧波的窄脈沖，隨后通過混頻、分頻、倍頻、濾波等步驟，進行頻率變換與組合，以產生我們需要的大量離散頻率。直接頻率合成能實現(xiàn)快速頻率變換、幾乎任意高的頻率分辨率、低相位噪聲以及所有方法中最高的工作頻率。但

13、是直接頻率合成技術需要較多的硬件設備，不僅增大了頻率合成器的體積和重量，而且輸出的諧波、噪聲及寄生頻率都難以抑制。這種方法已不再多用。也不適合測試儀器集成化、數(shù)字化，小型化、低功耗的發(fā)展趨勢，因此本系統(tǒng)不采用這種方法。方案二：鎖相環(huán)路合成。鎖相頻率合成是應用鎖相環(huán)路（PLL）的頻率合成方法，常稱為間接頻率合成，主要由鎖相環(huán)路和壓控振蕩器組成。壓控振蕩器的輸出信號與基準信號的諧波在鑒相器里進行相位比較，當振蕩頻率調整到接近于基準信號的某次諧波頻率時，環(huán)路就能自動地把振蕩頻率鎖到這個諧波頻率上。這種頻率合成器的最大優(yōu)點是簡單，指標也可以做得較高。但是，由于它是利用基準信號的諧波頻率作為參考頻率，故

14、要求壓控振蕩器的精度必須在0.5內，如超出這個范圍就會錯誤鎖定在鄰近的諧波上，因而造成選擇頻道困難。且對調諧機構性能要求較高，并且倍頻次數(shù)越多，分辨力就越差，因此，這種方法提供的頻道數(shù)是有限的。這與本系統(tǒng)要求的掃頻信號源的指標相去甚遠。因此，也不能采用這種方案來實現(xiàn)。方案三：數(shù)字鎖相法。數(shù)字式頻率合成器是鎖存式頻率合成器的一種特例，其區(qū)別在于鎖相環(huán)路中插入一個可變分頻器。這種頻率合成器采用了數(shù)字控制的部件，壓控振蕩器的輸出信號在與基準信號進行相位比較之前先進行N次分頻，壓控振蕩器的輸出頻率由分頻比N來決定，當環(huán)路鎖定時，壓控振蕩器的輸出頻率與基準頻率的關系是，從這個關系式看出，數(shù)字式頻率合成器

15、是一種數(shù)字控制的鎖相壓控振蕩器，其輸出頻率是基準頻率的整數(shù)倍，通過控制邏輯來改變分頻比N，壓控振蕩器的輸出頻率將被控制在不同的頻道上。但是該方法的頻率轉換時間較長，并且很難達到較小的頻率間隔，所以本系統(tǒng)也不準備采用這種方法來實現(xiàn)掃頻信號源。方案四：直接數(shù)字頻率合成。直接數(shù)字頻率合成技術即DDS(Direct Digital Frequency Synthesizer)，是近年來隨著數(shù)字集成電路和微電子技術的發(fā)展而迅速發(fā)展起來的第三代頻率合成技術。它的基本原理就是將波形數(shù)據(jù)先存儲，然后在頻率數(shù)據(jù)和基準脈沖的作用下通過相位累加器從存儲器中讀出波形數(shù)據(jù)，經數(shù)模轉換后再濾波輸出。DDS技術具有頻率轉換

16、時間短、頻率穩(wěn)定度高、相位噪聲低、相位分辨率高、輸出相位連續(xù)、易于集成、具有任意波形的輸出能力及數(shù)字調制功能等突出優(yōu)點。而且具有體積小，功耗低的特點，能夠很好的適應本系統(tǒng)的要求，因此采用DDS技術對信號源電路進行設計是一種較為合適的方法。在本題目中雖然不允許使用DDS芯片，但是可以根據(jù)DDS的原理，利用F2808的軟件資源在軟件上實現(xiàn)DDS的功能。3.2本系統(tǒng)介紹由于不得使用外部DAC和DDS芯片且TMS320F2808不具有DA功能，本設計先利用2808內部的PWM發(fā)生器和信號調理1電路(低通濾波電路)模擬了DAC芯片的功能，進而利用該模擬DA和2808的軟件資源設計了簡易的DDS發(fā)生器,實

17、現(xiàn)了幅度恒定的掃頻信號的產生。帶阻網(wǎng)絡采用Sallen-Key結構，陷波中心頻率為1080Hz ，Q值為1.613，最大衰減為18db(參考10kHz)。信號調理2電路由低通濾波電路組成，它可實現(xiàn)抗混疊的作用。因為掃頻信號的幅度是恒定的，所以當DSP測得信號調理2電路的輸出信號的幅度后，即可獲得帶阻網(wǎng)絡的幅頻特性。DSP按照約定的協(xié)議令SCI單元與PC通信，將幅頻特性的測試結果發(fā)送給PC，PC則利用Labview實現(xiàn)了幅頻特性信息的處理、顯示、保存、打印輸出。本設計是以設計盡量簡單，測量精度盡量高為目標，在盡量發(fā)揮DSP軟件資源的驅動下完成的，總體框圖如圖3.1所示。圖3.1 總體框圖3.3掃

18、頻儀算法及數(shù)據(jù)處理（1）直接數(shù)字頻率合成（DDS）技術圖3.2 DDS基本原理圖3.2是DDS的基本原理圖，相位累加器由N位加法器與N位累加寄存器級聯(lián)構成。每來一個時鐘脈沖fs，加法器將頻率控制字k與累加寄存器輸出的累加相位數(shù)據(jù)相加。累加寄存器將加法器在上一個時鐘脈沖作用后所產生的新相位數(shù)據(jù)反饋到加法器的輸入端，以使加法器在下一個時鐘脈沖的作用下繼續(xù)與頻率控制字k相加。這樣，相位累加器在時鐘作用下，不斷對頻率控制字進行線性相位累加。由此可以看出，相位累加器在每一個時鐘脈沖輸入時，把頻率控制字累加一次，相位累加器輸出的數(shù)據(jù)就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。波形存儲

19、表存儲了一個完整周期的正弦波的數(shù)字幅度信息，每個查找表的地址對應正弦波中范圍內的一個相位點。用相位累加器輸出的數(shù)據(jù)作為波形存儲器(ROM)的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值(二進制編碼)經查找表查出，完成相位到幅值的轉換。波形存儲器的輸出送到D/A轉換器，D/A轉換器將數(shù)字量形式的波形幅值轉換成模擬量形式的信號。在頻率的設置與電路的調節(jié)中, K被稱為頻率控制字，也叫相位增量。即每個K值就對應一個正弦波的頻率。在DDS中輸出信號的頻率為 （31）其中，為輸出信號的頻率，為時鐘頻率，N為相位累加器的字長。當K=1時，得到DDS輸出信號的最小頻率（頻率分辨率） （32）DDS輸

20、出信號的最大頻率取決于N和Nyquist采樣定理，其為 （33）由此可知，K的最大值為2N-1。因此只要N足夠大，DDS可以得到很細的頻率間隔。因此，若要改變輸出信號的頻率只要改變頻率控制字K即可。 各模塊的作用如下：a) 累加器：累加器是由一個寄存器和一個加法器級聯(lián)構成的，每來一個時鐘脈沖，加法器就將頻率控制字K與寄存器輸出的累加相位值相加，得到的值就作為查詢正弦表的地址，每經過2N/K個時鐘周期后，就遍歷了一次正弦表，也就是輸出了一個周期的正弦波，輸出的正弦波的頻率為=*K/。b) 波形存儲器：波形存儲器存儲了一個完整周期的正弦波的離散幅值，在DSP的ROM中固化了一個512點的正弦表。雖

21、然我們的N值遠遠大于512，但是在N很大時相鄰采樣點的幅值相差不大，因此為了節(jié)省存儲空間，我們就利用ROM中固化的正弦表作為波形存儲器，當查詢正弦表的地址在ROM中不存在時，我們就取ROM中與該地址最近的一個存儲幅值作為輸出。c) D/A轉換器：D/A轉換器就是實現(xiàn)數(shù)模轉換的過程，在實驗中是用PWM波發(fā)生器來實現(xiàn)的，每一個查表輸出后的幅值對應一個周期相同但是占空比不同的PWM波。d) 低通濾波器（LPF）：通過對D/A輸出的階梯波進行頻譜分析，發(fā)現(xiàn)輸出頻率除外，還有分布在、2兩邊處的非諧波分量，其幅值包絡為辛格函數(shù)。因此，為了取出，必須在D/A轉換器的輸出端接截止頻率為/2的低通濾波器。本軟件

22、DDS的低通濾波器由信號調理1電路來完成。本作品構建的軟件DDS框圖如下所示：圖3.3 軟件DDS框圖4. 掃頻系統(tǒng)硬件設計系統(tǒng)硬件部分由以下四部分組成：DSP最小系統(tǒng)、低通濾波電路、帶阻網(wǎng)絡電路、抗混疊濾波電路、通訊模塊和電源管理模塊，下面分別介紹。4.1低通濾波電路 圖4.1 低通濾波電路（信號調理1） 如圖4.1所示，低通濾波器采用Sallen-Key有源低通濾波器結構，該結構的濾波器有性能穩(wěn)定，增益容易調節(jié)，輸入阻抗高，輸出阻抗低的特點。為了保證在帶阻網(wǎng)絡的輸入端獲得2020KHz的正弦信號，本低通濾波器的3dB截止頻率設為23KHz。有源低通濾波電路的運算放大器采用TI的OPA235

23、4，其采用單雙電源供電，電源電壓范圍為2.55.5V,帶寬為250M,可適用于各種高性能的有源濾波器。信號調理2中的抗混疊濾波器亦是采用Sallen-Key結構，不同的是其3dB截止頻率設為500KHz(采樣率的一半)。4.2 DSP最小系統(tǒng) 本最小系統(tǒng)主要包括TMS320F2808、時鐘電路、復位電路、JTAG口等。信號處理模塊以DSP芯片TMS320F2808為核心。TMS320F2808含有豐富的片上外設資源，如ADC、PIE、看門狗、SCI、SPI等。本系統(tǒng)未使用F2808片上看門狗和SPI模塊，而只使用了其片上ePWM、ADC、PIE、GPIO及SCI等模塊，無需外擴ROM。系統(tǒng)中，

24、F2808協(xié)調著整個系統(tǒng)各模塊的有序工作及承擔著信號處理的任務。F2808的另一個特點就是有16路12 位的ADC，及6路高精度的PWM (HRPWM)，此ePWM可用于模擬高精度的D/A，此特點是完成本設計的關鍵。最小系統(tǒng)時鐘電路如圖4.2所示。圖4.2 時鐘發(fā)生電路復位電路采用簡單的電源上電復位電路。JTAG口方便程序的調試和燒寫。4.3通訊模塊通訊模塊接至F2808的SCI單元，通過9芯標準RS-232口與其它系統(tǒng)進行串行通訊。選用F2808片上SCIA作為串行通訊口，選用MAX3232作為串口通訊信號電平轉換模塊的主要器件，其波特率最高可達250Kbit/s。串行通訊部分硬件連接圖如圖

25、4.3所示。圖 4.3 通訊部分硬件連接圖4.4電源管理模塊本描頻儀根據(jù)題目建議采用單電源供電，為了突出便攜式設備的特點,采用了USB接口為系統(tǒng)提供+5V的電源。電源的管理主要由芯片TPS73HD318完成，其有兩個電壓調節(jié)閥，分別輸出3.3V和1.8V的電壓,這正好為F2808的內核和外核供電。TPS70302與TPS73HD318功能類似，只不過它的兩個電壓調節(jié)閥的輸出電壓是可在1.225.5V之間調節(jié)的，因為TPS70302的外圍電路較為復雜，且本系統(tǒng)只需3.3V和1.8V兩個固定電壓,故采用TPS73HD318來管理電源。系統(tǒng)供電電路總體框圖如圖4.4所示。圖4.4 系統(tǒng)總體供電框圖5

26、. 掃頻系統(tǒng)軟件設計5.1軟件總體框圖 系統(tǒng)軟件采用的模塊化設計方案，將完成特定功能的每個模塊各寫成一個子程序，由主程序統(tǒng)一調用。系統(tǒng)軟件包含的主要模塊有：初始化模塊，主程序監(jiān)控模塊、中斷模塊。其中，主程序監(jiān)控模塊包括：掃頻信號產生模塊、幅頻特性測試模塊、SCI通信模塊。中斷模塊又包括ePWM中斷、ADC中斷。軟件的系統(tǒng)結構框圖如下圖所示。 圖5.1 軟件總體框圖5.2初始化模塊 初始化模塊主要是進行2808芯片、全局變量的初始化操作。主要包括ePWM、SCI、ADC、GPIO、PIE等各個模塊的初始化。在該系統(tǒng)中將2808的CPU時鐘頻率配置成為100MHz,禁止看門狗模塊，并且配置外設高速

27、時鐘為系統(tǒng)時鐘的2分頻，外設低速時鐘為系統(tǒng)時鐘的4分頻，開啟ePWM、SCI、ADC時鐘。在ePWM模塊的初始化時令該模塊的時鐘頻率與系統(tǒng)的時鐘頻率相等，配置周期寄存器和時基計數(shù)器的計數(shù)形式（可逆計數(shù)）、將時基計數(shù)寄存器TBCTR清零（啟動計數(shù)），并啟用指定引腳上的內部上拉電阻，將GPIO0配置為ePWM的輸出引腳，關閉其他不用的引腳。SCI的初始化也就是引腳的初始化，配置復用寄存器GPAMUX2，將GPIO29、GPIO28分別配置為SCI-A的發(fā)送和接收引腳。在ADC的初始化時應注意ADC的上電次序，當ref和bandgap電路上電5ms后為主模塊上電，當主模塊上電20us后再配置與ADC

28、相關的寄存器,此類寄存器的配置主要涉及采樣頻率、通道選取、通道個數(shù)等。GPIO的初始化包括InitePWMGpio,IniteADCGpio和InitSCIGpio。PIE初始化時首先要清除12組外設中斷寄存器和外設中斷標志寄存器，接著初始化中斷向量表并使能PIE中斷。5.3中斷模塊 中斷模塊只含有ePWM中斷、ADC中斷和SCI中斷。在ePWM中斷中，每次進入該中斷就改變一次PWM波的脈寬并清除中斷標志位。ADC中斷與SCI中斷均采用讀中斷標志位來處理，在幅頻特性測試時，程序讀取ADC中斷標志位，取結果寄存器中的值并且與上次的采樣值比較，保存較大的一個，當完成整個周期波形的采樣后，查詢SCI

29、中斷標志位，在SCI中斷標志位被置位時發(fā)送此時的頻率及最大的采樣值。一般應用中，如果任務比較簡單，且對將要發(fā)生的事件可預見，則要求盡量少用中斷模式。5.4掃頻信號的產生模塊由3.6章闡述的DDS原理可知,DDS主要包括四個部分:相位累加器、波形存儲器、D/A轉換器及低通濾波器。相位累加器可以由一條加法語句來實現(xiàn)，波形存儲器可采用ROM中固化的正弦表，低通濾波電路用信號調理1實現(xiàn)。因此，為了產生掃頻信號，我們只需模擬一個D/A轉換器即可。由DAC的構造原理可知，脈寬改變的PWM波與低通濾波器級聯(lián)可模擬DAC的功能。所以，掃頻信號產生的關鍵就在于將查表所得的值映射成脈寬可變的PWM波。為了產生脈寬

30、可變的PWM波，我們用到ePWM模塊中的時基（TB）子模塊、計數(shù)器比較器（CC）子模塊、動作限定（AQ）子模塊。當TB Counter（時基計數(shù)器）的值等于CMPA（比較寄存器）的值時，若程序處于遞增計數(shù)模式，則強制ePWM1A輸出低電平。若程序處于遞減計數(shù)模式，則強制ePWM1A輸出高電平。這樣高低電平交替出現(xiàn)，只要根據(jù)查表所得的值改變CMPA，就可得到周期固定但是占空比不同的PWM波。在硬件DDS中，當遍歷一次正弦表時就輸出一個完整周期的正弦波，同理，在本軟件DDS中，令PWM波的脈寬隨遍歷一次正弦表所得的值而改變后再經過低通濾波器，亦可得到一完整周期的正弦波。若進入低通濾波器的PWM波的

31、個數(shù)（該個數(shù)為，K為頻率控制字）改變，則最終得到的正統(tǒng)波的頻率隨之改變。圖5.2 可逆計數(shù)模式下PWM波脈寬改變原理圖CMPA寄存器的值是在中斷的過程中改變的，即PWM波的脈沖寬度的改變是在中斷內完成的，該中斷子程序中有兩個參數(shù)A和J，其中A控制頻率的大小，從20Hz變化到20KHz,J控制各種頻率（比如20Hz）的正弦波中所含有的PWM波的個數(shù)。因此，本中斷是個二重循環(huán)的服務程序，具體程序流程圖如下所示。圖5.3 PWM波脈寬改變流程圖5.5 幅頻特性測試模塊本作品產生的掃頻信號的幅度是恒定的，因此為了測得帶阻網(wǎng)絡的幅頻特性曲線，我們只需測出帶阻輸出端各種頻率信號的幅值。在各種頻率信號的測試

32、中，本作品利用前后臺編程的思想：后臺（即中斷程序）產生掃頻信號，并通過置位全局變量的方式通知前臺程序（即主程序）當前帶阻網(wǎng)絡輸出端的頻率，主程序在得到該通知后先保存頻率值，接著啟動AD采樣，最后將頻率值與采樣所得的幅值一起發(fā)送給下位機。為了充分利用DSP的軟件資源，降低硬件成本，我們不采用峰值檢波電路，而是利用較高的采樣率通過多次采樣求最大值來測量帶阻網(wǎng)絡輸出端各種頻率下信號的峰值。在幅頻特性測試模塊采樣率設置為1MHz，采用級聯(lián)方式進行連續(xù)采樣，轉換通道設為ADCINA0，用軟件觸發(fā)的方式啟動AD轉換。5.6 SCI通信模塊 SCI通信模塊由上位機通信程序和下位機通信程序組成，下面分別介紹。

33、(1)上位機通信程序設計在上位機軟件設計中，采用Labview實現(xiàn)DSP與PC的SCI通信。考慮到軟件的實用性和開 放性 ，采用VISA(Virtual Instrument Software Architecture)接口模塊進行編程。VISA 是應用于儀器編程的標準 I/O 應用程序接口，是工業(yè)界通用的儀器驅動器標準應用程序接口(API)，采用面向對象編程，具有很好的兼容性、擴展性和獨立性。當外部設備變更時，只需要更換幾個程序模塊即可，方便，高效。其軟件設計流程圖如圖5.4所示。 圖5.4 上位機軟件流程圖 圖5.5 下位機軟件流程圖 現(xiàn)在流行的高級數(shù)字儀器都有數(shù)據(jù)存儲、波形打印的功能，能

34、不能在上位機中構建此類功能呢?Labview的開發(fā)環(huán)境同Windows是一致的，在它的File菜單下提供Print Window功能，可把前面版上的所有對象都打印出來。既然Labview已提供了打印窗口的功能，我們只需把要輸出打印的對象單獨放到一個窗口中，然后打印此窗口，不就把對象單獨打印出來了嗎？基于這種思想，我們可以設計一個子程序，子程序的前面版中只有一個對象，那就是要輸出打印的波形顯示對象。在主程序中把數(shù)據(jù)傳送給子程序中的對象，讓子程序在運行完畢后自動打印窗口，這樣就通過編程控制了對象的打印輸出。數(shù)據(jù)存儲功能則相對簡單，在Labview中有文件I/O功能，因此，只需通過將需要存儲的數(shù)據(jù)(

35、2)下位機通信程序設計下位機通信程序設計流程如圖5.5所示。在實驗中由上位機發(fā)送一個控制命令觸發(fā)DSP運行，當DSP接收到命令時就啟動ePWM模塊和A/D轉換模塊。在SCI初始化時將串口通信的幀格式配置為：8位數(shù)據(jù)位，1位停止位，無奇偶校驗位，波特率為9600。在異步通信的方式下，通信雙方無同步時鐘，為了提高數(shù)據(jù)通信的準確率，信息的傳送以 1個字符數(shù)據(jù)為單位，開頭與結尾均有特別的位碼供接收方識別。在實際應用中，有大量的數(shù)據(jù)需要傳送，每個數(shù)據(jù)又包括多個字節(jié)。因此，在這種情況下，上位機需要對每一個數(shù)據(jù)進行拆分、打包，把變量標識和數(shù)據(jù)值組合成一個完整的數(shù)據(jù)幀，然后通過串口依次發(fā)送打包后的數(shù)據(jù)幀。本系

36、統(tǒng)所采用的數(shù)據(jù)幀的格式如下： 圖5.6 數(shù)據(jù)幀結構6. 均衡系統(tǒng)算法設計6.1均衡算法設計為了設計針對特定帶阻網(wǎng)絡的幅頻均衡算法，首先要得到帶阻網(wǎng)絡的幅頻特性，其次根據(jù)帶阻網(wǎng)絡與均衡器二者幅頻均衡的要求(互逆關系),推導出均衡器的系統(tǒng)傳輸函數(shù)。接著遵循濾波器的設計方法，設計出滿足均衡器傳輸函數(shù)的濾波器（簡單而言，均衡器便是濾波器）。目前，均衡算法的設計都是依據(jù)上述思路進行的。其具體實現(xiàn)方法主要有解析法和描點法兩種。在解析法中需要先準確求出帶阻網(wǎng)絡的傳輸函數(shù)，然后根據(jù)沖激不變法，為采樣周期 (6-1)把轉換為。接著根據(jù)求得其逆函數(shù)， (6-2)此逆函數(shù)即為均衡器的傳輸函數(shù)。但是在實際計算中存在如

37、下問題：、對于階數(shù)較高的帶阻網(wǎng)絡，直接求過于復雜，難以推導。、由于元器件特征參數(shù)的實際值與標稱值均有偏差，所示不能采用由標稱值計算所得的系統(tǒng)傳輸函數(shù)來表示實際電路的傳輸函數(shù)。綜上兩點可知:在實際應用中很難準確推導出帶阻網(wǎng)絡的傳輸函數(shù)，因此直接求的方法不宜取。在本設計中我們采用的是描點法。描點法：首先利用數(shù)字掃頻儀描繪帶阻網(wǎng)絡的幅頻特性曲線，其次取出幅頻特性曲線上各點的坐標，接著根據(jù)上一步得到的結果計算出均衡器幅頻特性包絡上各點的坐標，最后采用Matlab軟件算出均衡器的傳輸函數(shù)?；静糠謳ё杈W(wǎng)絡的幅頻特性曲線如下圖所示,圖6.1 帶阻網(wǎng)絡的幅頻特性曲線根據(jù)均衡關系得到的均衡器的幅頻特性曲線如下

38、圖所示,圖6.2 理想的均衡器的幅頻特性曲線得到均衡器幅頻特性的包絡信息后，我們便可以進行均衡器的設計。在均衡器設計中為了提高濾波效應并減小階數(shù)，我們選用IIR濾波器。設均衡濾波器的傳輸函數(shù)的形式為 (6-3)上式對應的時域方程是 (6-4)一般地，IIR濾波器取，其中值便是濾波器的階數(shù)。在MATLAB中，fdesign()是濾波器的設計函數(shù)，當輸入濾波器階數(shù)和由均衡關系計算出的均衡器傳輸函數(shù)的包絡信息時即可計算出。至此我們便得到了均衡器的傳輸函數(shù)。由MATLAB設計出的濾波器、由均衡關系得的理想濾波器二者的幅頻特性曲線如下圖所示,圖6.3 理想的均衡器與本作品設計的均衡器的幅頻特性曲線比較圖

39、6.4 陷波中心頻率附近的幅頻特性曲線比較在關鍵參數(shù)計算中,由經驗公式可計算出濾波器階數(shù)的粗略值，但是計算過程過于復雜且有較大偏差，因此，本設計采用窮極法來獲取濾波器的階數(shù)。即在計算中先代入一個適中的階數(shù)，觀察均衡器與帶阻網(wǎng)絡的均衡程度，經過幾次計算后便可得到一個使（題目中的符號）到在20-20KHz頻率范圍內的通帶起伏不大于1.5dB的濾波器的階數(shù)。在本設計中,當濾波數(shù)階數(shù)為16時,通頻帶內的起伏為-1.700.48dB；當濾波器的階數(shù)為18時，計算結果不收斂，無效。而濾波器的階數(shù)為20時,通頻帶內的起伏為-1.3900.832dB，此時滿足題目要求。所以，本設計中濾波器的階數(shù)為20。所得其

40、余關鍵參數(shù)如下：b0b1b2b3b4b5b6b7b8b9b10-1.0457.610-24.30944.269-49.39532.321-7.667-6.7658.347-4.7331.766b11b12b13b14b15b16b17b18b19b20-0.5010.130-0.0350.008-0.001-2.9e-54.4e-5-8e-6-6.7e-7-2.3e-8a0a1a2a3a4a5a6a7a8a9a101-7.40224.115-45.03252.125-36.65111.9963.630-6.4913.7461.283a11a12a3a14a15a16a17a18a19a20K0

41、.283-0.0400.0032.5e-5-4.1e-55.9e-6-4.9e-72.6e-8-8.4e-101.2e-1116.2均衡算法運算量分析采用TMS320F2808DSP芯片來實現(xiàn)均衡算法，在程序上需要完成三個任務：采樣、均衡濾波、D/A輸出?？紤]到A/D轉換需要一定的轉換時間，如果等待轉換完成再進行濾波那么就會浪費時間降低效率，因此，我們采用先啟動采樣轉換，然后對上次采樣結果進行濾波處理，并D/A輸出。由于A/D轉換時間明顯小于濾波處理時間，所以濾波之后可以直接讀取此次轉換的結果作為下次濾波的輸入。這樣一來，每次濾波都是對上次的采樣結果進行的，濾波完成之后再取出本次采樣的結果。本

42、系統(tǒng)采用20階巴特沃斯型IIR數(shù)字濾波器，為了提高編程效率，把20階濾波器分成10個二階節(jié)來處理。利用MATLAB計算各二階節(jié)子系統(tǒng)傳輸函數(shù)的系數(shù)。具體原理如下如下：(1)在6.1節(jié)均衡算法設計中，我們得到濾波器系統(tǒng)傳輸函數(shù)。(6-5) (2)將系統(tǒng)傳輸函數(shù)分解為6個二階函數(shù)乘積的形式，即10個二階節(jié)級聯(lián)。 (6-6) (3)濾波的時候把前一個二階節(jié)的輸出作為后一個二階節(jié)的輸入，并保存中間變量，以供下次濾波使用。這樣完成10次二階節(jié)處理過程就實現(xiàn)了對一個輸入數(shù)據(jù)的濾波處理。二階節(jié)處理函數(shù)和濾波器的處理函數(shù)如下圖所示：圖6.5二階節(jié)數(shù)據(jù)處理流程均衡算發(fā)函數(shù)的總體流程圖如下圖所示：圖6.6 均衡算

43、法處理流程 由式(6-5)可知,若采用傳統(tǒng)系統(tǒng)傳輸函數(shù)的方式進行均衡濾波需要461次乘加運算,而采用二階節(jié)級聯(lián)的方式進行均衡濾波只需要進行119次乘加運算。所以經過運算優(yōu)化后，本均衡算法的運算量是119次乘加運算。音頻的最高頻率是20KHz。因此，在對音頻信號進行處理時，其采樣率必須高于40KHz。C2000能否對音頻信號進行實時處理關鍵在于C2000能否在內完成采樣、濾波、DA輸出等各項操作。雖然F2808未自帶DA,但是我們可能通過ePWM模塊和低通濾波電路來模擬DA輸出。我們有兩條依據(jù)能說明C2000可以實時處理本論文中提出的均衡算法。（1） 當按40KHz進行采樣時，DSP有25us的

44、時間用于完成全部操作。因為在A/D采樣結束后DSP并未處在等待轉換結果的狀態(tài)，而是在對上次采樣結果進行濾波處理，所以A/D的轉換的時間并未浪費，此項時間與濾波時間重疊了，即在計算時只需計算濾波時間即可。D/A操作是采用ePWM模塊產生的PWM波進行的，通過設置周期寄存器完成每次轉換只需要5us的時間，因此還有20us的時間分配給濾波操作。在運算量分析時我們可知本均衡濾波只需要119次乘加運算，每次乘加運算歷時一個時鐘周期，則完成濾波操作只需要1.19us。由此可知，在40K采樣率時，我們可以輕松地完成均衡算法。為了提高濾波效果，我們完全可以采用更高的采樣率進行均衡濾波。（2） 在09年全國大學

45、生電子設計競賽中我們用ARM7實現(xiàn)了此算法，并獲得了全國二等獎的好成績。由于ARM7的速度只有80MHz，而2808有100MHz，因此我們完全相信2808可以實時處理該算法。我們也運用該算法設計并制作了一個基于2808的均衡器，但由于時間原因，還沒有完全實現(xiàn)。7. 系統(tǒng)關鍵設計與創(chuàng)新本設計的的關鍵點有四個。一、本系統(tǒng)方案設計充分考慮了成本問題，盡力降低成本提高性價比。例如，在幅頻特性測試模塊中，本可以先采用峰值檢波電路對帶阻輸出端的信號進行峰值檢波再由DSP對峰值檢波后的包絡進行A/D采樣（在采樣率較低時即可實現(xiàn)精確測量），由此來獲得幅頻特性曲線。但是采用峰值檢波電路即增加了成本，為了降低成

46、本完全可以利用DSP直接對帶阻輸出端的信號進行高速采樣，通過多次采樣取最大值的方式來獲取各個頻率點的峰值，以此來獲得幅頻特性曲線。在本設計中，充分利用了DSP的軟件資源，能由軟件實現(xiàn)的功能就由DSP的軟件資源實現(xiàn)，減少了許多硬件模塊，大大降低了硬件成本。二、根據(jù)DDS的原理利用DSP軟件資源構建了一個軟件DDS，實現(xiàn)了掃頻信號的產生；三、協(xié)調好DSP與PC的通信機制，使PC的顯示端能夠實時接收、顯示、刷新幅頻特性曲線，并能將幅頻特性信息保存、打印輸出。本系統(tǒng)的創(chuàng)新點正是在充分考慮系統(tǒng)設計中的關鍵而實現(xiàn)的，具體如下：1、利用硬件軟化的思想，用F2808的軟件資源實現(xiàn)了DDS（Direct Dig

47、ital Synthesis）芯片的功能，產生了所需頻率范圍內的掃頻信號，充分展示了DSP的強大功能，大大降低了掃頻儀的成本； 2、利用虛擬儀器的思想，令F2808的SCI單元與PC通信將幅頻特性曲線傳送給PC，實現(xiàn)了掃頻儀的數(shù)字化，可方便對測得的幅頻特性信息進行處理、顯示、存儲和波形的打印輸出。該顯示模塊具有很好的兼容性、擴展性和獨立性，是一個高效的數(shù)字儀器平臺。3、設計了一個F2808的最小開發(fā)板，該開發(fā)板上合理布置了DSP系統(tǒng)所需的必要資源，既可應用于掃頻儀的制作也可用于均衡器的制作，提高了資源的利用率，為在F2808上實現(xiàn)均衡算法并制作均衡器提供了可能。8. 評測與結論8.1評測在本作

48、品中，掃頻信號的步進、帶阻網(wǎng)絡的最大衰減、幅頻特性的測試、顯示等模塊性能的好壞最終都反映在掃頻儀掃頻時的精度上。在系統(tǒng)評測中，本設計選用國泰電子的SA1005A數(shù)字掃頻儀作為參考標準，其可完成額定頻率范圍內任意頻率段的頻率掃描功能，掃頻輸出大于0.5Vrms，頻率誤差小于50ppm。假設SA1005A在頻率為處測得的增益為A0,本作品在該頻率點處測得的增益為A1,則測量相對誤差由下式得出：在本作品中產生的掃頻信號源的步進小于1.5 Hz，則在2020KHz的音頻范圍內，共有13320個頻率點，然而，在通常PC的顯示屏上最多只能顯示1280個點，因此我們在顯示頻率特性時沒有辦法顯示13320個。

49、此外，根據(jù)人體視覺分辨率不高的特點，我們也沒有必要對音頻范圍內的各個頻率點的幀頻特性進行處理。雖然本作品產生的掃頻信號源的步進是1.5Hz，但是基于以上兩點的考慮，本作品在幅頻特性的測試、顯示時采取的是類似對數(shù)掃頻的方法，即在低頻時測試的點多，在高頻時測試的點少，待遍歷整個音頻頻段后，再對所有測試點進行插值并描述出整條幅頻特性曲線。由此可知，本作品測得的幅頻特性的最大誤差可能出在兩個頻段，一是大于5KHz的音頻高頻段（此時測試的點數(shù)較少），二是陷波的中心頻率附近（此時衰減較大亦可能產生較大誤差）。因此，本論文著重對這兩個頻段進行評測，因為其它頻段的誤差是一定小于此二頻段的。測量結果如表2所示。

50、表2 掃頻儀幅頻特性測試誤差表（Hz）A1（dB）A0(dB)(%)陷波中心頻率6002.1912.1920.046 6501.4761.4760.000 7000.3910.3900.256 750-0.28-0.281-0.356 800-1.919-1.920-0.052 850-2.698-2.699-0.037 900-5.199-5.200-0.019 950-7.092-7.0920.000 1000-14.437-14.347-1.078 1050-16.438-16.439-0.010 1100-10.259-10.260-0.012 1150-6.544-6.5440.000 1200-3.695-3.698-0.