電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路

1、2008.2電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路 觸發(fā)器和時(shí)序邏輯電路電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路教學(xué)基本要求教學(xué)基本要求 掌握掌握rsrs觸發(fā)器、觸發(fā)器、jkjk觸發(fā)器、觸發(fā)器、d d觸發(fā)器的邏輯功能。觸發(fā)器的邏輯功能。 理解寄存和移位寄存器的工作原理理解寄存和移位寄存器的工作原理 理解二進(jìn)制計(jì)數(shù)器、二理解二進(jìn)制計(jì)數(shù)器、二十進(jìn)制計(jì)數(shù)器的工作原理。十進(jìn)制計(jì)數(shù)器的工作原理。 了解集成定時(shí)器的工作原理。了解用集成定時(shí)器組了解集成定時(shí)器的工作原理。了解用集成定時(shí)器組成的單穩(wěn)觸發(fā)器、多諧振蕩器的工作原理成的單穩(wěn)觸發(fā)器、多諧振蕩器的工作原理 一般了解可編程邏輯陣列一般了解可編程邏輯陣列 本章講授

2、學(xué)時(shí)本章講授學(xué)時(shí)6 6學(xué)時(shí)，課外學(xué)時(shí)學(xué)時(shí)，課外學(xué)時(shí)1818學(xué)時(shí)學(xué)時(shí)電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路主要內(nèi)容主要內(nèi)容 雙穩(wěn)態(tài)觸發(fā)器 時(shí)序邏輯電路 集成555定時(shí)器 可編程邏輯器件 本章小結(jié)電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路雙穩(wěn)態(tài)觸發(fā)器 概述概述 基本基本r-sr-s觸發(fā)器觸發(fā)器 同步同步r-sr-s觸發(fā)器觸發(fā)器 j-kj-k觸發(fā)器觸發(fā)器 d d觸發(fā)器觸發(fā)器 t t觸發(fā)器和觸發(fā)器和tt觸發(fā)器觸發(fā)器 觸發(fā)器邏輯功能的轉(zhuǎn)換觸發(fā)器邏輯功能的轉(zhuǎn)換電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路概述（概述（1 1） 什么是雙穩(wěn)態(tài)觸發(fā)器？什么是雙穩(wěn)態(tài)觸發(fā)器？ 雙穩(wěn)態(tài)觸發(fā)器是具有兩個(gè)穩(wěn)定狀態(tài)雙穩(wěn)態(tài)觸發(fā)器是具有兩個(gè)穩(wěn)定

3、狀態(tài)(1(1狀態(tài)狀態(tài)和和0 0狀態(tài)狀態(tài)) )的電路。的電路。 在外加輸入信號(hào)的作用下，該電路可以由在外加輸入信號(hào)的作用下，該電路可以由一種穩(wěn)定狀態(tài)翻轉(zhuǎn)（轉(zhuǎn)換）為另一種穩(wěn)定狀態(tài)一種穩(wěn)定狀態(tài)翻轉(zhuǎn)（轉(zhuǎn)換）為另一種穩(wěn)定狀態(tài); ; 當(dāng)外加輸入信號(hào)消失后，電路能保持翻轉(zhuǎn)當(dāng)外加輸入信號(hào)消失后，電路能保持翻轉(zhuǎn)后的狀態(tài)不變后的狀態(tài)不變; ; 稱為雙穩(wěn)態(tài)觸發(fā)器，簡(jiǎn)稱觸發(fā)器。稱為雙穩(wěn)態(tài)觸發(fā)器，簡(jiǎn)稱觸發(fā)器。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路概述（概述（2 2） 雙穩(wěn)態(tài)觸發(fā)器的類型雙穩(wěn)態(tài)觸發(fā)器的類型 電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(1)(1) 基本基本rsrs觸發(fā)器由兩個(gè)與非門組

4、成。兩個(gè)與非觸發(fā)器由兩個(gè)與非門組成。兩個(gè)與非門各有一個(gè)輸出端和輸入端交叉連接，形成反饋門各有一個(gè)輸出端和輸入端交叉連接，形成反饋. .ddrs輸入端輸入端qq輸出端輸出端&qqdsdrba電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(2)(2)&qqdsdrba* 輸入端輸入端01ddrs（此時(shí)輸出端可能（此時(shí)輸出端可能q=1，也可能，也可能q=0）10qq此后即使輸入全變?yōu)榇撕蠹词馆斎肴優(yōu)?，輸出也不改變，輸出也不改變* 輸入端輸入端10ddrs01qq此后即使輸入全變?yōu)榇撕蠹词馆斎肴優(yōu)?，輸出也不改變，輸出也不改變（此時(shí)輸出端可能（此時(shí)輸出端可能

5、q=1，也可能，也可能q=0）dsdrqq10100110* 輸出端輸出端* 輸出端輸出端101101 10010101010111電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(3)(3)&qqdsdrba* 輸入端輸入端11ddrs結(jié)果結(jié)果01qq保持不變保持不變此時(shí)輸出端如果此時(shí)輸出端如果dsdrqq1010011011保持保持1 10 11 001qqrqqqsqdd1 0此時(shí)輸出端如果此時(shí)輸出端如果10qq10qqrqqqsqdd0 1電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(4)(4)&qqdsdrbadsdrqq1

6、0100110* 輸入端輸入端0ddrs這時(shí)，如果兩個(gè)輸入端同時(shí)變?yōu)檫@時(shí)，如果兩個(gè)輸入端同時(shí)變?yōu)?即即11qq 此時(shí)與門此時(shí)與門a a、b b均有一個(gè)輸入端均有一個(gè)輸入端為為0 0，故。它們均關(guān)閉，輸出，故。它們均關(guān)閉，輸出00兩個(gè)與門都將由關(guān)閉轉(zhuǎn)為開通兩個(gè)與門都將由關(guān)閉轉(zhuǎn)為開通, ,并使輸并使輸出由出由1 1向向0 0轉(zhuǎn)換，如果轉(zhuǎn)換，如果a a門的速度快，則門的速度快，則q=1q=1，反之，則，反之，則q=0q=0。觸發(fā)器的輸出狀。觸發(fā)器的輸出狀態(tài)不確定。態(tài)不確定。1ddrs0ddrs所以所以的輸入狀態(tài)是的輸入狀態(tài)是不允許的不允許的，使用時(shí)，必須注意避免，使用時(shí)，必須注意避免11不定不定保持

7、保持電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(5)(5) 邏輯狀態(tài)表邏輯狀態(tài)表&qqdsdrbadsdrqq101001101100不定不定保持保持電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(6)(6)&qqdsdrba（1 1）觸發(fā)器的狀態(tài)：）觸發(fā)器的狀態(tài)： 觸發(fā)器的輸出有兩個(gè)穩(wěn)定狀態(tài)觸發(fā)器的輸出有兩個(gè)穩(wěn)定狀態(tài)01qq觸發(fā)器處于觸發(fā)器處于1 1狀態(tài)。狀態(tài)。10qq觸發(fā)器處于觸發(fā)器處于0 0狀態(tài)。狀態(tài)。（2 2）觸發(fā)器的置位：）觸發(fā)器的置位：1001qqrsdd置置0 00110qqrsdd置置1 1電工電子技術(shù)課程觸發(fā)器和

8、時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(7)(7)&qqdsdrba（3 3）觸發(fā)器的記憶）觸發(fā)器的記憶（4 4）觸發(fā)器的翻轉(zhuǎn)條件）觸發(fā)器的翻轉(zhuǎn)條件 用狀態(tài)表表示輸入和輸出間的邏輯關(guān)系時(shí)，必須考用狀態(tài)表表示輸入和輸出間的邏輯關(guān)系時(shí)，必須考慮觸發(fā)器原來的輸出狀態(tài)。由這樣得出的狀態(tài)表稱為邏慮觸發(fā)器原來的輸出狀態(tài)。由這樣得出的狀態(tài)表稱為邏輯狀態(tài)轉(zhuǎn)換表。表中用輯狀態(tài)轉(zhuǎn)換表。表中用q qn n表示原來的輸出狀態(tài)，稱為原表示原來的輸出狀態(tài)，稱為原態(tài)，用態(tài)，用q qn+1n+1表示觸發(fā)器的下一個(gè)輸出狀態(tài)，稱為次態(tài)。表示觸發(fā)器的下一個(gè)輸出狀態(tài)，稱為次態(tài)。 觸發(fā)器在外加輸入信號(hào)的作用下，輸觸發(fā)器在

9、外加輸入信號(hào)的作用下，輸出狀態(tài)發(fā)生變化。此后，若輸入信號(hào)除去，出狀態(tài)發(fā)生變化。此后，若輸入信號(hào)除去，觸發(fā)器能保持翻轉(zhuǎn)后的狀態(tài)不變。觸發(fā)器能保持翻轉(zhuǎn)后的狀態(tài)不變。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路基本基本r-sr-s觸發(fā)器觸發(fā)器(8)(8)&qqdsdrba基本基本rsrs觸發(fā)器的狀態(tài)表觸發(fā)器的狀態(tài)表不定不定100不定不定000111100111110101001010001dsdrnq1nq不定0011110001dsdr1nqnq狀態(tài)簡(jiǎn)表狀態(tài)簡(jiǎn)表 rs rs觸發(fā)器也可由觸發(fā)器也可由或非門組成，除非特或非門組成，除非特別指出，本書都采用別指出，本書都采用與非門構(gòu)成與非門構(gòu)成qqdsd

10、r電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(1)(1) 基本基本rsrs觸發(fā)器的缺點(diǎn)：輸入端的信號(hào)一觸發(fā)器的缺點(diǎn)：輸入端的信號(hào)一旦發(fā)生變化，輸出隨之發(fā)生變化，而無法在旦發(fā)生變化，輸出隨之發(fā)生變化，而無法在時(shí)間上加以控制。時(shí)間上加以控制。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(1)(1)把兩個(gè)起控制作用的把兩個(gè)起控制作用的與非門與非門c c和和d d按圖示方按圖示方式與基本式與基本rsrs觸發(fā)器相觸發(fā)器相連，構(gòu)成同步連，構(gòu)成同步rsrs觸發(fā)觸發(fā)器。器。&qabcddsqdrcprs同步同步rs觸發(fā)器觸發(fā)器r r、ss數(shù)據(jù)輸入端數(shù)據(jù)

11、輸入端 cpcp時(shí)鐘脈沖輸入端時(shí)鐘脈沖輸入端 電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(2)(2)&qabcddsqdrcprs同步同步rs觸發(fā)器觸發(fā)器同同步步rs觸觸發(fā)發(fā)器器qqdrsdsrcp 所謂所謂同步同步，就是指觸發(fā)，就是指觸發(fā)器狀態(tài)的改變只發(fā)生在時(shí)鐘器狀態(tài)的改變只發(fā)生在時(shí)鐘脈沖脈沖cpcp出現(xiàn)的時(shí)刻，即數(shù)字出現(xiàn)的時(shí)刻，即數(shù)字系統(tǒng)中的各個(gè)觸發(fā)器受同一系統(tǒng)中的各個(gè)觸發(fā)器受同一個(gè)時(shí)鐘脈沖的控制而步調(diào)一個(gè)時(shí)鐘脈沖的控制而步調(diào)一致的工作。致的工作。 電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(3)(3)&qabcddsqd

12、rcprs同步同步rs觸發(fā)器觸發(fā)器dr直接置直接置0 0輸入端輸入端ds直接置直接置1 1輸入端輸入端不受時(shí)鐘脈沖的同步控制，不受時(shí)鐘脈沖的同步控制，所以也稱為異步輸入端。所以也稱為異步輸入端。在不需要對(duì)觸發(fā)器直接置在不需要對(duì)觸發(fā)器直接置0 0或置或置1 1時(shí)，應(yīng)使它們處于時(shí)，應(yīng)使它們處于高電位。高電位。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(4)(4)&qabcddsqdrcprs同步同步rs觸發(fā)器觸發(fā)器設(shè)：觸發(fā)器的初始狀態(tài)為：設(shè)：觸發(fā)器的初始狀態(tài)為：01,0 nqqqcp=0時(shí)時(shí)觸發(fā)器保持原態(tài)觸發(fā)器保持原態(tài)0111rscp=1時(shí)時(shí) 0 0 0 0 1

13、1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1cp qn r s qn+111111111010110 qn01 nq0nq電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(5)(5)&qabcddsqdrcprs同步同步rs觸發(fā)器觸發(fā)器cp1trsq2t4t3t5ts sn nr rn nq qn+1n+11 10 01 10 01 10 00 00 0q qn n1 11 1不定不定邏輯狀態(tài)表為邏輯狀態(tài)表為: 電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(6)(6)&qabcddsqdrcprs邏輯關(guān)系

14、表達(dá)式邏輯關(guān)系表達(dá)式: :01nnnnnnrsqrsq 如果在時(shí)鐘脈沖的上升沿時(shí)，如果在時(shí)鐘脈沖的上升沿時(shí)，r=s=1r=s=1，將會(huì)使，將會(huì)使c c、d d門同時(shí)輸出門同時(shí)輸出0 0，導(dǎo)致上面的基本導(dǎo)致上面的基本rsrs觸發(fā)器出現(xiàn)觸發(fā)器出現(xiàn)r rd d s sd d同時(shí)為同時(shí)為0 0的情況，這時(shí)，觸發(fā)的情況，這時(shí)，觸發(fā)器的輸出狀態(tài)將為不定。所以，器的輸出狀態(tài)將為不定。所以，使用時(shí)，不允許出現(xiàn)使用時(shí)，不允許出現(xiàn)r=s=1r=s=1的情的情況。況。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(7)(7) 同步同步r-sr-s觸發(fā)器存在的問題觸發(fā)器存在的問題空翻現(xiàn)象空翻現(xiàn)象

15、 觸發(fā)器的主要用途之一就觸發(fā)器的主要用途之一就是計(jì)數(shù)，處于計(jì)數(shù)狀態(tài)的觸發(fā)是計(jì)數(shù)，處于計(jì)數(shù)狀態(tài)的觸發(fā)器，每來一個(gè)計(jì)數(shù)脈沖，其狀器，每來一個(gè)計(jì)數(shù)脈沖，其狀態(tài)就應(yīng)該改變一次。態(tài)就應(yīng)該改變一次。 工作情況分析工作情況分析 設(shè)每個(gè)與非門的平均傳輸延遲時(shí)間為設(shè)每個(gè)與非門的平均傳輸延遲時(shí)間為t tpdpd。且設(shè)觸發(fā)器的現(xiàn)在且設(shè)觸發(fā)器的現(xiàn)在狀態(tài)為狀態(tài)為0 0狀態(tài)（即：狀態(tài)（即：q=0q=0，q=1q=1），經(jīng)技術(shù)鑒定，當(dāng)），經(jīng)技術(shù)鑒定，當(dāng)cp=1cp=1時(shí)，經(jīng)時(shí)，經(jīng)2t2tpdpd以后，以后，q q由由0 0變成變成1 1，再經(jīng)過，再經(jīng)過1t1tpdpd以后，以后，q q由由1 1變成變成0 0。即。即q q

16、n+1n+1=1=1。也就是說，要同步也就是說，要同步rsrs出發(fā)器能可靠的翻轉(zhuǎn)，時(shí)鐘脈沖的寬度必須出發(fā)器能可靠的翻轉(zhuǎn)，時(shí)鐘脈沖的寬度必須大于大于3t3tpdpd。q01q,q&qabcddsqdrcprs&電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路同步同步r-sr-s觸發(fā)器觸發(fā)器(8)(8) 但是，當(dāng)?shù)牵?dāng)cpcp脈沖的寬度大脈沖的寬度大于于3t3tpdpd后，再經(jīng)過后，再經(jīng)過3t3tpdpd觸發(fā)器觸發(fā)器又會(huì)翻轉(zhuǎn)回到原來的又會(huì)翻轉(zhuǎn)回到原來的0 0狀態(tài)。狀態(tài)。顯然，當(dāng)顯然，當(dāng)cpcp脈沖的持續(xù)時(shí)間較脈沖的持續(xù)時(shí)間較長(zhǎng)，觸發(fā)器就會(huì)不停的多次翻長(zhǎng)，觸發(fā)器就會(huì)不停的多次翻轉(zhuǎn)，達(dá)不到計(jì)數(shù)的

17、目的，這就轉(zhuǎn)，達(dá)不到計(jì)數(shù)的目的，這就是所謂的是所謂的“空翻空翻”現(xiàn)象?，F(xiàn)象。改進(jìn)措施改進(jìn)措施形成主從結(jié)構(gòu)和邊沿觸發(fā)結(jié)構(gòu)的形成主從結(jié)構(gòu)和邊沿觸發(fā)結(jié)構(gòu)的觸發(fā)器，以提高電路的抗干擾能觸發(fā)器，以提高電路的抗干擾能力和克服空翻的產(chǎn)生。力和克服空翻的產(chǎn)生。&qabcddsqdrcprs&電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(1)(1)qcpqdsdrsrqqcpdsdrsrcp1kjqqdrjdskcp jk jk觸發(fā)器由兩個(gè)基本觸發(fā)器由兩個(gè)基本r-sr-s組成，兩個(gè)觸發(fā)器的組成，兩個(gè)觸發(fā)器的時(shí)鐘脈沖通過一個(gè)非門聯(lián)時(shí)鐘脈沖通過一個(gè)非門聯(lián)系起來。工作時(shí)，時(shí)鐘脈系起來。

18、工作時(shí)，時(shí)鐘脈沖的上升沿先使下面的觸沖的上升沿先使下面的觸發(fā)器（主觸發(fā)器）翻轉(zhuǎn)，發(fā)器（主觸發(fā)器）翻轉(zhuǎn)，而后其下降沿使上面的觸而后其下降沿使上面的觸發(fā)器（從觸發(fā)器）翻轉(zhuǎn)，發(fā)器（從觸發(fā)器）翻轉(zhuǎn)，這種工作方式的觸發(fā)器稱這種工作方式的觸發(fā)器稱為主從型結(jié)構(gòu)為主從型結(jié)構(gòu)jkjk觸發(fā)器。觸發(fā)器。邏輯符號(hào)邏輯符號(hào)電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(2)(2)qcpqdsdrsrqqcpdsdrsrcp1kjqqdrjdskcpcp=1cp=1時(shí)，時(shí)，從觸發(fā)器的輸出不變；從觸發(fā)器的輸出不變； 主觸發(fā)器的輸出取決于主觸發(fā)器的輸出取決于s s和和r r的取值：的取值：kqrqjs,電工電子

19、技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(3)(3)qcpqdsdrsrqqcpdsdrsrcp1kj 當(dāng)當(dāng)cpcp從從“1”1”變?yōu)樽優(yōu)椤?”0”時(shí)：時(shí)：主觸發(fā)器的狀態(tài)不變；主觸發(fā)器的狀態(tài)不變；主觸發(fā)器的輸出信號(hào)送到從主觸發(fā)器的輸出信號(hào)送到從觸發(fā)器，使從觸發(fā)器的輸出觸發(fā)器，使從觸發(fā)器的輸出與主觸發(fā)器相同。與主觸發(fā)器相同。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(4)(4)qcpqdsdrsrqqcpdsdrsrcp1kj 設(shè)在設(shè)在cpcp脈沖到來之前脈沖到來之前1, 0qq*當(dāng)當(dāng)j=1，k=1時(shí)：時(shí)：0, 1kqrqjs因?yàn)橐驗(yàn)閏p脈沖到來后，即脈沖到來后，即

20、cp=1時(shí)，主觸發(fā)時(shí)，主觸發(fā)器的器的s=1，r=0故，主觸發(fā)器翻轉(zhuǎn)為故，主觸發(fā)器翻轉(zhuǎn)為1狀態(tài)。狀態(tài)。當(dāng)當(dāng)cp脈沖由脈沖由“1”變?yōu)樽優(yōu)椤?”時(shí)，從觸時(shí)，從觸發(fā)器也翻轉(zhuǎn)為發(fā)器也翻轉(zhuǎn)為1狀態(tài)。狀態(tài)。0, 1 qq電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(5)(5)qcpqdsdrsrqqcpdsdrsrcp1kj設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“1”1”態(tài)態(tài)*當(dāng)當(dāng)j=1，k=1時(shí)：時(shí)：1, 0 kqrqjs因?yàn)橐驗(yàn)閏p脈沖到來后，即脈沖到來后，即cp=1時(shí)，主觸發(fā)時(shí)，主觸發(fā)器的器的s=0，r=1故，主觸發(fā)器翻轉(zhuǎn)為故，主觸發(fā)器翻轉(zhuǎn)為0狀態(tài)。狀態(tài)。 當(dāng)當(dāng)cp脈沖由脈沖由“1

21、”變?yōu)樽優(yōu)椤?”時(shí)，從觸時(shí)，從觸發(fā)器也翻轉(zhuǎn)為發(fā)器也翻轉(zhuǎn)為1狀態(tài)。狀態(tài)。0, 1 qq1, 0 qqj=k=1j=k=1，來一個(gè)脈沖，觸發(fā)器狀，來一個(gè)脈沖，觸發(fā)器狀態(tài)翻轉(zhuǎn)一次，具有計(jì)數(shù)的功能。態(tài)翻轉(zhuǎn)一次，具有計(jì)數(shù)的功能。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(6)(6)qcpqdsdrsrqqcpdsdrsrcp1kj設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“0”0”態(tài)態(tài)*當(dāng)當(dāng)j=0，k=0時(shí)：時(shí)：0, 0 kqrqjs因?yàn)橐驗(yàn)?, 0 qq 在在cpcp脈沖到來時(shí)，主觸發(fā)器脈沖到來時(shí)，主觸發(fā)器的狀態(tài)不變，故在的狀態(tài)不變，故在cpcp的下降沿的下降沿到來時(shí)，從觸發(fā)器也保持不

22、變。到來時(shí)，從觸發(fā)器也保持不變。反之亦然。反之亦然。在在j=k=0j=k=0時(shí)，時(shí)鐘脈沖過后，觸時(shí)，時(shí)鐘脈沖過后，觸發(fā)器保持原來狀態(tài)不變。發(fā)器保持原來狀態(tài)不變。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(7)(7)設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“0”0”態(tài)態(tài)*當(dāng)當(dāng)j=1，k=0時(shí)：時(shí)：0, 1 kqrqjs因?yàn)橐驗(yàn)?, 0 qqn 主觸發(fā)器輸出為主觸發(fā)器輸出為1 1，時(shí)鐘脈沖，時(shí)鐘脈沖過后，過后，從觸發(fā)器從觸發(fā)器輸出為輸出為1 1。設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“1”1”態(tài)態(tài)0, 0 kqrqjs因?yàn)橐驗(yàn)?, 1 qq主觸發(fā)器和從觸發(fā)器保持主觸發(fā)器和從觸發(fā)

23、器保持1 1 qcpqdsdrsrqqcpdsdrsrcp1kj在在j=1j=1，k=0k=0時(shí)，時(shí)鐘脈沖過后，時(shí)，時(shí)鐘脈沖過后，觸發(fā)器置觸發(fā)器置1 1。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(8)(8)設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“0”0”態(tài)態(tài)*當(dāng)當(dāng)j=0，k=1時(shí)：時(shí)：0, 0 kqrqjs因?yàn)橐驗(yàn)?, 0 qqn 主觸發(fā)器和從觸發(fā)器主觸發(fā)器和從觸發(fā)器輸出為輸出為0 0。設(shè)觸發(fā)器的初始狀態(tài)為設(shè)觸發(fā)器的初始狀態(tài)為“1”1”態(tài)態(tài)1, 0 kqrqjs因?yàn)橐驗(yàn)?, 1 qq主觸發(fā)器輸出為主觸發(fā)器輸出為0 0，從觸發(fā)器也，從觸發(fā)器也輸出輸出0 0 qcpqdsdr

24、srqqcpdsdrsrcp1kj在在j=0j=0，k=1k=1時(shí)，時(shí)鐘脈沖過后，時(shí)，時(shí)鐘脈沖過后，觸發(fā)器置觸發(fā)器置0 0。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(9)(9)n 主從觸發(fā)器是在主從觸發(fā)器是在cp=1cp=1時(shí)，時(shí)，將輸入信號(hào)暫存在主觸發(fā)將輸入信號(hào)暫存在主觸發(fā)器中；器中；n 到到cpcp脈沖的下降沿到來脈沖的下降沿到來時(shí)，從觸發(fā)器動(dòng)作。時(shí)，從觸發(fā)器動(dòng)作。n 它具有在時(shí)鐘脈沖的后它具有在時(shí)鐘脈沖的后沿翻轉(zhuǎn)的特點(diǎn)。我們稱其沿翻轉(zhuǎn)的特點(diǎn)。我們稱其為后沿觸發(fā)，并在邏輯符為后沿觸發(fā)，并在邏輯符號(hào)中用小圓圈表示。號(hào)中用小圓圈表示。qcpqdsdrsrqqcpdsdrsr

25、cp1kj電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(10)(10)qqdrjdskcp11101010qn00qn+1knjnnqjkjk觸發(fā)器的邏輯關(guān)系為：觸發(fā)器的邏輯關(guān)系為：nnnqkqjq1電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路j-kj-k觸發(fā)器觸發(fā)器(11)(11)qqdrjdskcp11101010qn00qn+1knjnnq已知已知jkjk觸發(fā)器的觸發(fā)器的cpcp和和j kj k的波形如圖，的波形如圖，劃出輸出劃出輸出q q的波形。的波形。nnnqkqjq1cpkj2t4t3t5t1tq電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d d觸發(fā)器（觸發(fā)器（1 1） 如果在同步

26、如果在同步rsrs觸發(fā)觸發(fā)器中將與非門器中將與非門d d的輸入端的輸入端和與非門和與非門c c的輸出端的輸出端c c相相連，則在同步連，則在同步rsrs觸發(fā)器觸發(fā)器中也能避免出現(xiàn)中也能避免出現(xiàn)s=r=1s=r=1的的情況。這時(shí)，我們把與情況。這時(shí)，我們把與非門非門c c的輸入端稱為的輸入端稱為d d，并稱該觸發(fā)器為同步并稱該觸發(fā)器為同步d d觸觸發(fā)器。發(fā)器。&qabcddsqdrcpdcdqqdrdsdcp電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d d觸發(fā)器（觸發(fā)器（2 2）當(dāng)當(dāng)cpcp脈沖未出現(xiàn)時(shí)，輸出脈沖未出現(xiàn)時(shí)，輸出c=d=1c=d=1。當(dāng)時(shí)鐘脈沖上升沿。當(dāng)時(shí)鐘脈沖上升沿出現(xiàn)時(shí)出現(xiàn)時(shí)

27、cp=1cp=1，n 如果如果d=1d=1，則，則c=0c=0，d=1d=1。觸發(fā)器的輸出為：觸發(fā)器的輸出為：&qabcddsqdrcpdcdqqdrdsdcp0, 1qqn 如果如果d=0d=0，則，則c=1c=1，d=0d=0。觸發(fā)器的。觸發(fā)器的輸出為：輸出為：1, 0qq電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d d觸發(fā)器（觸發(fā)器（3 3）qqdrdsdcp 可見：不論輸入端可見：不論輸入端d d的的狀態(tài)如何，時(shí)鐘脈沖的上狀態(tài)如何，時(shí)鐘脈沖的上升沿出現(xiàn)后，觸發(fā)器輸出升沿出現(xiàn)后，觸發(fā)器輸出端的狀態(tài)總是和輸入端端的狀態(tài)總是和輸入端d d 的狀態(tài)相同。的狀態(tài)相同。邏輯狀態(tài)表為：邏輯狀態(tài)表為

28、：dnqn+10011電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d d觸發(fā)器（觸發(fā)器（4 4）qqdrdsdcpdnqn+10011 在同步在同步d d觸發(fā)器中，如果在觸發(fā)器中，如果在cpcp保持高電平期間，保持高電平期間，d d的狀態(tài)發(fā)生變的狀態(tài)發(fā)生變化，則輸出也將發(fā)生變化，但在化，則輸出也將發(fā)生變化，但在實(shí)際應(yīng)用中，往往要求在一個(gè)實(shí)際應(yīng)用中，往往要求在一個(gè)cpcp脈沖期間，觸發(fā)器狀態(tài)只能翻轉(zhuǎn)脈沖期間，觸發(fā)器狀態(tài)只能翻轉(zhuǎn)一次。為此，通常將一次。為此，通常將d d觸發(fā)器改為觸發(fā)器改為維持阻塞型結(jié)構(gòu)，稱為維持阻塞維持阻塞型結(jié)構(gòu)，稱為維持阻塞d d觸發(fā)器。觸發(fā)器。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d

29、d觸發(fā)器（觸發(fā)器（5 5）qqdrdsdcpdnqn+10011 維持阻塞維持阻塞d d觸發(fā)器的特點(diǎn)觸發(fā)器的特點(diǎn): :對(duì)對(duì)應(yīng)每一個(gè)時(shí)鐘脈沖，維持阻塞應(yīng)每一個(gè)時(shí)鐘脈沖，維持阻塞d d觸觸發(fā)器的輸出狀態(tài)，只在時(shí)鐘脈沖發(fā)器的輸出狀態(tài)，只在時(shí)鐘脈沖的上升沿出現(xiàn)時(shí)變化一次。的上升沿出現(xiàn)時(shí)變化一次。維持阻塞維持阻塞d d觸發(fā)器的邏輯關(guān)系為：觸發(fā)器的邏輯關(guān)系為： q qn+1n+1=d=dn n電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路d d觸發(fā)器（觸發(fā)器（6 6）qqdrdsdcpdnqn+10011 已知已知cpcp脈沖和脈沖和d d輸入的波形如下，輸入的波形如下，試畫出輸出試畫出輸出q q的波形。的波形。c

30、p2t4t3t5t1tdqnndq1電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路t t觸發(fā)器和觸發(fā)器和tt觸發(fā)器觸發(fā)器(1)(1) 如果把如果把jkjk觸發(fā)器的觸發(fā)器的jkjk端接在一起，端接在一起，就構(gòu)成所謂的就構(gòu)成所謂的t t觸發(fā)器。觸發(fā)器。qqdrtdskcpjt t觸發(fā)器得邏輯狀態(tài)表如下：觸發(fā)器得邏輯狀態(tài)表如下：1 1q qn n0 0q qn+1n+1t tn nnqnnnqtqtq1（后沿翻轉(zhuǎn)）（后沿翻轉(zhuǎn)） 可見，當(dāng)可見，當(dāng)t=1t=1時(shí)，只要有時(shí)鐘脈沖的下降沿，觸發(fā)時(shí)，只要有時(shí)鐘脈沖的下降沿，觸發(fā)器就翻轉(zhuǎn)，所以，器就翻轉(zhuǎn)，所以，有時(shí)也把工作在有時(shí)也把工作在t=1t=1狀態(tài)的觸發(fā)器稱狀態(tài)的

31、觸發(fā)器稱為為t t觸發(fā)器。觸發(fā)器。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路觸發(fā)器邏輯的轉(zhuǎn)換觸發(fā)器邏輯的轉(zhuǎn)換(1)(1) 1.1.將將jkjk觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為d d觸發(fā)器觸發(fā)器d d觸發(fā)器的邏輯關(guān)系為觸發(fā)器的邏輯關(guān)系為qqdrdskcpj（后沿翻轉(zhuǎn)）（后沿翻轉(zhuǎn)）qqdrddskcpj1jnkndnqn+101001011轉(zhuǎn)換狀態(tài)表轉(zhuǎn)換狀態(tài)表nndq1cp2t4t3t5t1tdq電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路t t觸發(fā)器和觸發(fā)器和tt觸發(fā)器觸發(fā)器(3)(3) 2.2.將將d d觸發(fā)器轉(zhuǎn)換為觸發(fā)器轉(zhuǎn)換為tt觸發(fā)器觸發(fā)器qqdcp如果將維持阻塞如果將維持阻塞d d觸發(fā)器的觸發(fā)器的d d端端和

32、和 相連，就構(gòu)成相連，就構(gòu)成tt觸發(fā)器，觸發(fā)器，它的邏輯功能是每來一個(gè)脈沖它的邏輯功能是每來一個(gè)脈沖就翻轉(zhuǎn)一次。就翻轉(zhuǎn)一次。qnnqq1具有計(jì)數(shù)的功能。具有計(jì)數(shù)的功能。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路時(shí)序邏輯電路概述概述計(jì)數(shù)器計(jì)數(shù)器寄存器寄存器電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的特點(diǎn)時(shí)序邏輯電路的特點(diǎn) 任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且任一時(shí)刻的穩(wěn)定輸出不僅決定于該時(shí)刻的輸入，而且還和還和電路原來的輸出狀態(tài)有關(guān)。電路原來的輸出狀態(tài)有關(guān)。 具備這種邏輯功能特點(diǎn)的電路，叫做時(shí)序邏輯電路，簡(jiǎn)稱具備這種邏輯功能特點(diǎn)的電路，叫做時(shí)序邏輯電

33、路，簡(jiǎn)稱時(shí)序電路時(shí)序電路。 1. 1.通常時(shí)序電路由組合電路和存儲(chǔ)電路兩部分組成。因時(shí)序通常時(shí)序電路由組合電路和存儲(chǔ)電路兩部分組成。因時(shí)序電路必然具有記憶功能，所以存儲(chǔ)電路必不可少。而觸發(fā)器電路必然具有記憶功能，所以存儲(chǔ)電路必不可少。而觸發(fā)器是構(gòu)成存儲(chǔ)電路的基本單元。是構(gòu)成存儲(chǔ)電路的基本單元。 2.2.存儲(chǔ)電路的輸出必然反饋到到組合邏輯電路的輸入端，與存儲(chǔ)電路的輸出必然反饋到到組合邏輯電路的輸入端，與輸入信號(hào)一起，共同決定組合邏輯電路的輸出。輸入信號(hào)一起，共同決定組合邏輯電路的輸出。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的組成時(shí)序邏輯電路的組成 時(shí)序邏輯電路的結(jié)構(gòu)框圖組合邏輯電路x1

34、y1z1q1存儲(chǔ)電路xiyjzkql 用輸入信用輸入信號(hào)和電路狀號(hào)和電路狀態(tài)（狀態(tài)變態(tài)（狀態(tài)變量）的邏輯量）的邏輯函數(shù)來描述函數(shù)來描述時(shí)序電路邏時(shí)序電路邏輯功能的方輯功能的方法叫時(shí)序機(jī)。法叫時(shí)序機(jī)。以向量函數(shù)表示，則y=fx，qz=gx，qqn+1=hz，qn輸出方程輸出方程驅(qū)動(dòng)方程或激勵(lì)方程驅(qū)動(dòng)方程或激勵(lì)方程狀態(tài)方程狀態(tài)方程電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析1.從給定的邏輯圖中，分析每個(gè)觸發(fā)器的工作狀態(tài)和翻轉(zhuǎn)條件。2. 分析電路的每一個(gè)狀態(tài)方程，列出狀態(tài)表。3. 根據(jù)時(shí)序邏輯電路的狀態(tài)表寫出電路的邏輯函數(shù)，從而分析電路的邏輯關(guān)系。已知時(shí)序電路已知時(shí)序電路

35、找出邏輯功能找出邏輯功能分析分析電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析 根據(jù)時(shí)鐘脈沖是否同時(shí)加到所有觸發(fā)器電路根據(jù)時(shí)鐘脈沖是否同時(shí)加到所有觸發(fā)器電路,有同步時(shí)序電路和異步時(shí)序電路之分有同步時(shí)序電路和異步時(shí)序電路之分分析同步時(shí)序電路的一般步驟：從給定的邏輯圖寫出每個(gè)觸發(fā)器的驅(qū)動(dòng)方程驅(qū)動(dòng)方程（存儲(chǔ)電路中每個(gè)觸發(fā)器輸入信號(hào)的邏輯函數(shù)式）。把所得的驅(qū)動(dòng)方程代入相應(yīng)觸發(fā)器的特性方程，得出每個(gè)觸發(fā)器的狀態(tài)方程狀態(tài)方程，從而得到由這些狀態(tài)方程組成的整個(gè)時(shí)序電路的狀態(tài)方程組。1. 根據(jù)邏輯圖寫出電路的輸出方程輸出方程。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的分析時(shí)序

36、邏輯電路的分析 異步時(shí)序電路分析異步時(shí)序電路分析 在異步時(shí)序電路中，所有的觸發(fā)器并非共用同一個(gè)時(shí)鐘信號(hào)，所以每次電路狀態(tài)發(fā)生轉(zhuǎn)換時(shí)，并不是所有觸發(fā)器都有時(shí)鐘信號(hào)。因此分析時(shí)首先要找出哪些觸發(fā)器有時(shí)鐘信號(hào)，哪些沒有時(shí)鐘。有時(shí)鐘作用的觸發(fā)器才可以按特性方程計(jì)算次態(tài)，而無時(shí)鐘作用的觸發(fā)器則保持原狀態(tài)不變。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的分析時(shí)序邏輯電路的分析例例1：時(shí)序電路見下圖。寫出它的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，分析其邏輯：時(shí)序電路見下圖。寫出它的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程，分析其邏輯功能。功能。ff1ff3為主從為主從jk觸發(fā)器、下降沿動(dòng)作。輸入端懸空時(shí)等同邏輯觸發(fā)器、下

37、降沿動(dòng)作。輸入端懸空時(shí)等同邏輯1.1j1k1q1qc11j1k2q2qc11j1k3q3qc1cp1&y&ff1ff2ff31kqqj132131212qqkqj23213qkqqj驅(qū)動(dòng)方程驅(qū)動(dòng)方程輸出方程輸出方程32qq yn 1nnqjqkq代入jk觸發(fā)器的特性方程狀態(tài)方程狀態(tài)方程nnnnnnnnnnnnnnnnqqqqqqqqqqqqqqqq32321)1(313121)1(2132)1( 1電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路時(shí)序邏輯電路的簡(jiǎn)單分析時(shí)序邏輯電路的簡(jiǎn)單分析 例例2 2：jk觸發(fā)器連接如圖。觸發(fā)器連接如圖。已知已知a、b信號(hào)波形，求輸出信號(hào)波形，求輸出端端q

38、的波形。設(shè)的波形。設(shè)q初態(tài)為初態(tài)為0 0。1a1jqqc1cp1kb1234tqotbotcpotao5t1t2t3t4t5代入代入jk觸發(fā)器特性方程，得：觸發(fā)器特性方程，得：nnnnnnnnqbqaqbq)qa(aqqkqjq1n若原若原q=0，則，則cp作用后作用后qn+1= ；若；若原原q=1，則，則cp作用后作用后qn+1= 。 ab解：qaaqqajbk電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器概述二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(1)(1)觸發(fā)器的用途之一也就是組成各種類型的觸發(fā)器的用途之一也就是組成各種類型的計(jì)數(shù)器計(jì)數(shù)器 計(jì)數(shù)器是電子

39、計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中的計(jì)數(shù)器是電子計(jì)算機(jī)和數(shù)字邏輯系統(tǒng)中的基本部件之一，它能基本部件之一，它能累計(jì)累計(jì)輸入的脈沖數(shù)目，以輸入的脈沖數(shù)目，以進(jìn)行求和或作為判斷的依據(jù)進(jìn)行求和或作為判斷的依據(jù)。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(1)(1)計(jì)數(shù)器分類計(jì)數(shù)器分類按計(jì)數(shù)按計(jì)數(shù)數(shù)值變化數(shù)值變化分：分：按按進(jìn)制進(jìn)制（計(jì)數(shù)器的（計(jì)數(shù)器的模數(shù)模數(shù)）分）分: : 按計(jì)數(shù)器各按計(jì)數(shù)器各觸發(fā)器狀態(tài)變化先后次序觸發(fā)器狀態(tài)變化先后次序分分: :加法計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制、十進(jìn)制、十六進(jìn)制計(jì)數(shù)器等二進(jìn)制、十進(jìn)制、十六進(jìn)制計(jì)數(shù)器等. .同步計(jì)數(shù)器、異步計(jì)數(shù)器。同步計(jì)數(shù)器

40、、異步計(jì)數(shù)器。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(3)(3) 四位二進(jìn)制計(jì)數(shù)器四位二進(jìn)制計(jì)數(shù)器需要四個(gè)觸發(fā)器需要四個(gè)觸發(fā)器 四位二進(jìn)制數(shù)的加法計(jì)四位二進(jìn)制數(shù)的加法計(jì)數(shù)規(guī)則數(shù)規(guī)則每來一個(gè)脈每來一個(gè)脈沖，最低位觸發(fā)器翻轉(zhuǎn)沖，最低位觸發(fā)器翻轉(zhuǎn)一次一次二二 進(jìn)進(jìn) 制制 數(shù)數(shù)q3 q2 q1 q0計(jì)數(shù)計(jì)數(shù)脈沖脈沖十進(jìn)十進(jìn)制數(shù)制數(shù)0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1

41、 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(4)(4) 四位二進(jìn)制計(jì)數(shù)器四位二進(jìn)制計(jì)數(shù)器四位四位異步異步二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器二二 進(jìn)進(jìn) 制制 數(shù)數(shù)q3 q2 q1 q0計(jì)數(shù)計(jì)數(shù)脈沖脈沖十進(jìn)十進(jìn)制數(shù)制數(shù)0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 101

42、1 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0qq一一jkcqq一一jkc計(jì)數(shù)計(jì)數(shù) 脈沖脈沖清零清零q3q2q1q0四位異步二進(jìn)制加法計(jì)數(shù)器四位異步二進(jìn)制加法計(jì)數(shù)器（j、k端懸空，相當(dāng)于端懸空，相當(dāng)于“1”）qq一一jkcqq一一jkc電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(5)(5) 四位二進(jìn)制計(jì)數(shù)器四位二進(jìn)制計(jì)數(shù)器電路特點(diǎn)電路特點(diǎn) 每個(gè)觸發(fā)器的每個(gè)觸發(fā)器的jkjk端懸空，相當(dāng)于端懸空，相當(dāng)于j=1j=1，k=1k=1的狀態(tài)。的狀態(tài)。具有計(jì)數(shù)功能。具有計(jì)數(shù)功能。 高位觸發(fā)器是在

43、低位觸發(fā)器由高位觸發(fā)器是在低位觸發(fā)器由1 1變?yōu)樽優(yōu)? 0時(shí)翻轉(zhuǎn)（下降時(shí)翻轉(zhuǎn)（下降沿觸發(fā)）沿觸發(fā)） 每個(gè)觸發(fā)器的每個(gè)觸發(fā)器的cpcp脈沖由低位的脈沖由低位的q q端提供，從而保證端提供，從而保證在脈沖的下降沿翻轉(zhuǎn)在脈沖的下降沿翻轉(zhuǎn) 如采用上升沿觸發(fā)的如采用上升沿觸發(fā)的j-kj-k觸發(fā)器，則把低位的觸發(fā)器，則把低位的 q q 端端接至高位的脈沖信號(hào)輸入端，作為接至高位的脈沖信號(hào)輸入端，作為進(jìn)位信號(hào)進(jìn)位信號(hào)。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(6)(6)工作波形圖工作波形圖1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16cq0q1q2q3（ 二 分頻）（

44、四 分頻）（ 八 分頻）（十六分頻）010100010010001101000110011110001001101010111100110111101111 0000 由于每來一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的值加由于每來一個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器的值加1 1，所以，所以，稱為稱為加法計(jì)數(shù)器加法計(jì)數(shù)器。 觸發(fā)器輸出狀態(tài)變化有先有后，是異步的，所以觸發(fā)器輸出狀態(tài)變化有先有后，是異步的，所以稱為稱為異步計(jì)數(shù)器異步計(jì)數(shù)器。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(7)(7)四位四位同步同步二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器說明：說明：j j、k k輸入端自帶與門輸入端自帶與門qq一一jkcqq一一jkcqq一一

45、jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3q2q1q0四位四位同步同步二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器rd二二 進(jìn)進(jìn) 制制 數(shù)數(shù)q3 q2 q1 q0計(jì)數(shù)計(jì)數(shù)脈沖脈沖十進(jìn)十進(jìn)制數(shù)制數(shù)0 0 0 0 0 01 0 0 0 1 12 0 0 1 0 23 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 1 0 0 1 910 1 0 1 0 1011 1 0 1 1 1112 1 1 0 0 1213 1 1 0 1 1314 1 1 1 0 1415 1 1 1 1 1516 0 0 0 0 0對(duì)于主從型對(duì)

46、于主從型j-kj-k觸發(fā)器：觸發(fā)器：nnnqkqjq1翻轉(zhuǎn)的條件是翻轉(zhuǎn)的條件是 j = k = 1。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路對(duì)于第對(duì)于第四四位觸發(fā)器來說位觸發(fā)器來說只有當(dāng)前三位均為只有當(dāng)前三位均為“1”1”1012qqq時(shí)才翻轉(zhuǎn)，故時(shí)才翻轉(zhuǎn)，故01233qqqkj100 kj011qkj0122qqkj特別說明：特別說明：j=k便由便由j-k觸發(fā)器觸發(fā)器轉(zhuǎn)換轉(zhuǎn)換成成了了t觸發(fā)器觸發(fā)器！ 如果由如果由t t觸發(fā)器（附以門電路）構(gòu)成同步觸發(fā)器（附以門電路）構(gòu)成同步 n n 位加法計(jì)數(shù)器，則第位加法計(jì)數(shù)器，則第 i (1 (1i n n）位翻轉(zhuǎn)的條）位翻轉(zhuǎn)的條件是：件是：只有比第只有比第

47、 i 位低的所有位的狀態(tài)都為位低的所有位的狀態(tài)都為“1”1”時(shí)，第時(shí)，第 i 位才翻轉(zhuǎn)位才翻轉(zhuǎn)，即，即)1 (1121nitttttijjiiiqq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3q2q1q0四位四位同步同步二進(jìn)制加法計(jì)數(shù)器二進(jìn)制加法計(jì)數(shù)器rd計(jì)數(shù)器計(jì)數(shù)器(8)(8)電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(9)(9)例題：分析如圖電路的邏輯功能，說明其用途。例題：分析如圖電路的邏輯功能，說明其用途。( (設(shè)初設(shè)初態(tài)為態(tài)為“000”)000”)“計(jì)數(shù)脈沖”(1)(1)寫出時(shí)鐘方程：寫出時(shí)鐘方程：0021120121111jqkjkjqqk

48、(2)(2)寫出驅(qū)動(dòng)方程：寫出驅(qū)動(dòng)方程：0210cpcpcpcpqqq一一j0k0cqq一一j2k2cqq一一j1k1cq2q1q0一一“清零”cprdcp0cp1cp2電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(10)(10)qq一一jkcqq一一jkcqq一一jkcq2q1q0一一“清零”“計(jì)數(shù)脈沖”crdq0在在q2為為0時(shí)，每個(gè)時(shí)，每個(gè)計(jì)數(shù)脈沖都翻轉(zhuǎn)計(jì)數(shù)脈沖都翻轉(zhuǎn)q1在在q0由由1變?yōu)樽優(yōu)?時(shí)翻轉(zhuǎn)時(shí)翻轉(zhuǎn)q2在在q0和和q1都為都為1時(shí)，來計(jì)數(shù)脈沖則翻轉(zhuǎn)時(shí)，來計(jì)數(shù)脈沖則翻轉(zhuǎn)1(1)11111nnnnqjqkqq2(1)2222012nnnnqj qk qqqq()nnnnqj qk

49、 qqq01000020(3)代入特性方程代入特性方程(1)nnnnnqj qk q電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路000000001101500111011141100101013100100111201000010110000000計(jì)數(shù)器計(jì)數(shù)器(11)(11)qq一一jkcqq一一jkcqq一一jkcq2q1q0一一“清零”“計(jì)數(shù)脈沖”crdcp0cp1cp2q0nq1nq2n時(shí)鐘信號(hào)時(shí)鐘信號(hào)觸發(fā)器的狀態(tài)觸發(fā)器的狀態(tài)cp0的的順序順序q2(n+1)q1(n+1)q0(n+1)觸發(fā)器的輸出觸發(fā)器的輸出狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表1(1)1nnqq2(1)012nnqqqq()nnnqq q012

50、0電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(12)(12) 說明說明設(shè)觸發(fā)器設(shè)觸發(fā)器q0 q2的時(shí)鐘信號(hào)的時(shí)鐘信號(hào)cp0cp2為為1時(shí)表示時(shí)表示有效的有效的時(shí)鐘邊沿（對(duì)上沿觸發(fā)器是有上升沿，時(shí)鐘邊沿（對(duì)上沿觸發(fā)器是有上升沿，對(duì)下沿觸發(fā)器則是有下降沿）到達(dá)，為對(duì)下沿觸發(fā)器則是有下降沿）到達(dá)，為0則表示無時(shí)則表示無時(shí)鐘達(dá)到。這里鐘達(dá)到。這里cp1 =q1，即只有在，即只有在q1從從10時(shí)時(shí)q2才才能翻轉(zhuǎn)。能翻轉(zhuǎn)。000000001101500111011141100101013100100111201000010110000000cp0cp1cp2q0nq1nq2n時(shí)鐘信號(hào)時(shí)鐘信號(hào)觸發(fā)器的

51、狀態(tài)觸發(fā)器的狀態(tài)cp0的的順序順序q2(n+1)q1(n+1)q0(n+1)觸發(fā)器的輸出觸發(fā)器的輸出狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(13)(13)qq一一jkcqq一一jkcqq一一jkcq2q1q0一一“清零”“計(jì)數(shù)脈沖”crdcq2q1q0012345q0在在q2為為0時(shí)，每個(gè)計(jì)數(shù)脈沖都翻轉(zhuǎn)時(shí)，每個(gè)計(jì)數(shù)脈沖都翻轉(zhuǎn)q1在在q0由由1變?yōu)樽優(yōu)?時(shí)翻轉(zhuǎn)時(shí)翻轉(zhuǎn)q2在在q0和和q1都為都為1時(shí)，來計(jì)數(shù)脈沖則翻轉(zhuǎn)時(shí)，來計(jì)數(shù)脈沖則翻轉(zhuǎn)0 0 001001011001000020qj 10k11j11k102qqj 12k1(1)11111nnnnqj qk qq2(

52、1)2222012nnnnqj qk qq qq0(1)000020nnnnqj qk qq q電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(14)(14) 十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器 十進(jìn)制是十進(jìn)制是“逢十進(jìn)一逢十進(jìn)一”。但構(gòu)成計(jì)數(shù)器的每一位觸發(fā)。但構(gòu)成計(jì)數(shù)器的每一位觸發(fā)器依然只有器依然只有“0”0”、“1”1”兩個(gè)狀態(tài)，不會(huì)出現(xiàn)兩個(gè)狀態(tài)，不會(huì)出現(xiàn)“2 29”9”這樣的數(shù)字。所以我們用四位二進(jìn)制數(shù)的這樣的數(shù)字。所以我們用四位二進(jìn)制數(shù)的“84218421（八四二么）（八四二么）”碼。來表示一位十進(jìn)制的數(shù)。碼。來表示一位十進(jìn)制的數(shù)。 關(guān)鍵點(diǎn)：如何使計(jì)數(shù)器的狀態(tài)從關(guān)鍵點(diǎn)：如何使計(jì)數(shù)器的狀態(tài)從10

53、011001直接變回到直接變回到00000000。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(15)(15)二二 進(jìn)進(jìn) 制制 數(shù)數(shù)q3 q2 q1 q0計(jì)數(shù)計(jì)數(shù)脈沖脈沖十進(jìn)十進(jìn)制數(shù)制數(shù)3 0 0 1 1 34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 2 分析：對(duì)于前面介紹的四位分析：對(duì)于前面介紹的四位二進(jìn)制計(jì)數(shù)器，當(dāng)?shù)谑畟€(gè)計(jì)數(shù)脈二進(jìn)制計(jì)數(shù)器，當(dāng)?shù)谑畟€(gè)計(jì)數(shù)脈沖到來時(shí)，第二位由沖到來時(shí)，第二位由“0” 0” 翻轉(zhuǎn)翻轉(zhuǎn)為為“1”1”，第四位保持不變；而

54、，第四位保持不變；而對(duì)于十進(jìn)制計(jì)數(shù)器則剛好相反。對(duì)于十進(jìn)制計(jì)數(shù)器則剛好相反。 因此只需修改四位二進(jìn)制同步計(jì)數(shù)器的第因此只需修改四位二進(jìn)制同步計(jì)數(shù)器的第二、四位的翻轉(zhuǎn)條件即可。二、四位的翻轉(zhuǎn)條件即可。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(16)(16)四位四位同步同步二進(jìn)制二進(jìn)制加法計(jì)數(shù)器加法計(jì)數(shù)器qq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3q2q1q0rd同步同步十進(jìn)制十進(jìn)制加法計(jì)數(shù)器加法計(jì)數(shù)器qq一一j1k1cqq一一j0k0cqq一一j3k3cqq一一j2k2c計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3 3q2 2q1 1q0 0rd電工電子技術(shù)課程觸

55、發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(17)(17)同步同步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器qq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3 3q2 2q1 1q0 0rd3011qqkj03120301233)(qqqqqqqqqkj因?yàn)橐驗(yàn)閝 q1 1的第的第9 9個(gè)狀態(tài)為個(gè)狀態(tài)為0 0，而要保持這個(gè)，而要保持這個(gè)“0”0”態(tài)不變，態(tài)不變，只要只要j j1 1為為“0”0”即可，所以第二位的翻轉(zhuǎn)條件可以改為：即可，所以第二位的翻轉(zhuǎn)條件可以改為：01301,qkqqj二二 進(jìn)進(jìn) 制制 數(shù)數(shù)q3 q2 q1 q0計(jì)數(shù)計(jì)數(shù)脈沖脈沖十進(jìn)十進(jìn)制數(shù)制數(shù)3 0 0 1 1

56、34 0 1 0 0 45 0 1 0 1 56 0 1 1 0 67 0 1 1 1 78 1 0 0 0 89 0 1 90 0 0 0 0 01 0 0 0 1 12 0 0 1 0 210 0 0 0 0 進(jìn)位進(jìn)位cjkqn+100qn01010111qnnnnqkqjq1電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(18)(18)同步同步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器cjkqn+100qn01010111qnnnnqkqjq 1q q3 3 在前在前7 7個(gè)狀態(tài)個(gè)狀態(tài), ,只要只要 j j3 3=0,k=0,k3 3 可為任意值；在第可為任意值；在第8 8個(gè)個(gè)狀態(tài)，只要狀態(tài)，只

57、要 j j3 3 =1,k=1,k3 3可為任意值；可為任意值； 第第9 9個(gè)狀態(tài)，個(gè)狀態(tài)， j j3 3=k=k3 3=0=0即可；第即可；第1010個(gè)狀態(tài)，只要個(gè)狀態(tài)，只要k k3 3=1=1，j j3 3可任意。可任意。qq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3 3q2 2q1 1q0 0rd電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路qq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3 3q2 2q1 1q0 0rd計(jì)數(shù)器計(jì)數(shù)器(19)(19)同步同步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器cjkqn+100qn01010111

58、qnnnnqkqjq 1030123,qkqqqj要滿足上面的條件，只須要滿足上面的條件，只須（充分條件）（充分條件）這一結(jié)果是對(duì)照這一結(jié)果是對(duì)照j-kj-k觸發(fā)器和計(jì)數(shù)器的狀態(tài)表，逐條考慮得來觸發(fā)器和計(jì)數(shù)器的狀態(tài)表，逐條考慮得來的。這種作法雖不是設(shè)計(jì)電路的常規(guī)方法，但卻是最后簡(jiǎn)化電的。這種作法雖不是設(shè)計(jì)電路的常規(guī)方法，但卻是最后簡(jiǎn)化電路的一個(gè)步驟。要掌握能夠路的一個(gè)步驟。要掌握能夠?qū)@樣的電路進(jìn)行功能分析對(duì)這樣的電路進(jìn)行功能分析。電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(20)(20)同步同步十進(jìn)制加法計(jì)數(shù)器十進(jìn)制加法計(jì)數(shù)器qq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)

59、脈沖計(jì)數(shù)脈沖清零清零q3 3q2 2q1 1q0 0rd01301,qkqqj030123,qkqqqjqq一一jkcqq一一jkcqq一一jkcqq一一jkc計(jì)數(shù)脈沖計(jì)數(shù)脈沖清零清零q3q2q1q0rd電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(21)(21)異步十進(jìn)制加法計(jì)數(shù)器異步十進(jìn)制加法計(jì)數(shù)器cp二二 進(jìn)進(jìn) 制制 數(shù)數(shù)十十進(jìn)進(jìn)制制數(shù)數(shù)ca cb進(jìn)位進(jìn)位coq3 q2 q1 q000 0 0 000 1010 0 0 110 1020 0 1 020 1030 0 1 130 1040 1 0 040 1050 1 0 150 1060 1 1 060 1070 1 1 170 1

60、081 0 0 080 1091 0 0 191 00101 0 1 0100 11狀態(tài)表：狀態(tài)表：電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(22)(22)用用j jk k觸發(fā)器構(gòu)成的二觸發(fā)器構(gòu)成的二- -十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器jkq2f2qjkq1f1q&jkq3f3q1jkq0f0q1accocpbc計(jì)數(shù)脈沖計(jì)數(shù)脈沖 為了使計(jì)數(shù)器能在第為了使計(jì)數(shù)器能在第9 9個(gè)觸發(fā)脈沖到來后的個(gè)觸發(fā)脈沖到來后的1001 1001 ，在第，在第1010個(gè)脈沖作用下，由個(gè)脈沖作用下，由10011001變?yōu)樽優(yōu)?0000000，即，即q q3 3和和q q0 0變?yōu)樽優(yōu)? 0，而，而q q2 2和和q q1 1保保持持0 0不變。我們采用下列措施：不變。我們采用下列措施：電工電子技術(shù)課程觸發(fā)器和時(shí)序邏輯電路計(jì)數(shù)器計(jì)數(shù)器(23)(23)用用j jk k觸發(fā)器構(gòu)成的二觸發(fā)器構(gòu)成的二- -十進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器jkq