微處理器總線結(jié)構(gòu)和時序

1、微處理器總線結(jié)構(gòu)和時序微處理器總線結(jié)構(gòu)和時序cpu存儲器存儲器i/o接口接口系統(tǒng)總線系統(tǒng)總線（a a）單總線結(jié)構(gòu)）單總線結(jié)構(gòu)cpu主存儲器主存儲器i/o接口接口i/o接口接口i/o處理器處理器主存儲器連線主存儲器連線i/o總線總線系統(tǒng)總線系統(tǒng)總線（b b）多總線結(jié)構(gòu)）多總線結(jié)構(gòu)cm3cm3總線連接細(xì)節(jié)總線連接細(xì)節(jié)icode總線總線該總線將該總線將cortex-m3內(nèi)核的指令總線與閃存指令接口相連接。指令預(yù)取在此總內(nèi)核的指令總線與閃存指令接口相連接。指令預(yù)取在此總線上完成。線上完成。dcode總線總線該總線將該總線將cortex-m3內(nèi)核的內(nèi)核的dcode總線與閃存存儲器的數(shù)據(jù)接口相連接。總線與

2、閃存存儲器的數(shù)據(jù)接口相連接。系統(tǒng)總線系統(tǒng)總線此總線連接此總線連接cortex-m3內(nèi)核的系統(tǒng)總線內(nèi)核的系統(tǒng)總線(外設(shè)總線外設(shè)總線)到總線矩陣，總線矩陣協(xié)調(diào)著到總線矩陣，總線矩陣協(xié)調(diào)著內(nèi)核和內(nèi)核和dma間的訪問。間的訪問。dma總線總線此總線將此總線將dma的的ahb主控接口與總線矩陣相聯(lián)，總線矩陣協(xié)調(diào)著主控接口與總線矩陣相聯(lián)，總線矩陣協(xié)調(diào)著cpu的的dcode和和dma到到sram、閃存和外設(shè)的訪問。、閃存和外設(shè)的訪問?？偩€矩陣總線矩陣總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和總線矩陣協(xié)調(diào)內(nèi)核系統(tǒng)總線和dma主控總線之間的訪問仲裁。主控總線之間的訪問仲裁。ahb外設(shè)通過總線外設(shè)通過總線矩陣與系統(tǒng)總線相連，允許

3、矩陣與系統(tǒng)總線相連，允許dma訪問。訪問。ahb/apb橋橋兩個兩個ahb/apb橋在橋在ahb和和2個個apb總線間提供同步連接?？偩€間提供同步連接。 apb1操作速度限于操作速度限于36mhz， apb2操作于全速操作于全速(最高最高72mhz)。最小模式下引腳信號和功能1、ad0ad15:地址數(shù)據(jù)復(fù)用總線地址數(shù)據(jù)復(fù)用總線雙向，三態(tài)，高電平有效。分時傳送雙向，三態(tài)，高電平有效。分時傳送16位數(shù)據(jù)和地址的低位數(shù)據(jù)和地址的低16位。由位。由ale鎖存地址信息。在總線周期鎖存地址信息。在總線周期t1用來輸出地址，在其他時鐘周期用來輸出地址，在其他時鐘周期中，讀周期時處于懸浮狀態(tài)，寫周期時傳送數(shù)據(jù)

4、。中，讀周期時處于懸浮狀態(tài)，寫周期時傳送數(shù)據(jù)。最小模式下引腳信號和功能最小模式下引腳信號和功能2、a16/s3a19/s6:地址狀態(tài)復(fù)用引腳地址狀態(tài)復(fù)用引腳輸出，三態(tài)，高電平有效。分時輸出地址的高輸出，三態(tài)，高電平有效。分時輸出地址的高4位或位或cpu當(dāng)前狀態(tài)。當(dāng)前狀態(tài)。地址信息由地址信息由ale鎖存。鎖存。t1輸出高輸出高4位地址，其他時鐘周期輸出位地址，其他時鐘周期輸出cpu當(dāng)前狀態(tài)。當(dāng)前狀態(tài)。3、bhe/s7:高高8位數(shù)據(jù)總線允許位數(shù)據(jù)總線允許/狀態(tài)復(fù)用引腳狀態(tài)復(fù)用引腳輸出，三態(tài)，低電平有效。輸出，三態(tài)，低電平有效。 在在t1時鐘周期為低電平表示高時鐘周期為低電平表示高8位數(shù)位數(shù)據(jù)線據(jù)線

5、ad8ad15上數(shù)據(jù)有效，否則表示只使用上數(shù)據(jù)有效，否則表示只使用ad0ad7上的上的8位數(shù)位數(shù)據(jù)。據(jù)。 由由ale鎖存。鎖存。 和和a0可用于分別選中奇偶地址的字或字節(jié)可用于分別選中奇偶地址的字或字節(jié)。bhebhebhe4、ale:地址鎖存允許信號地址鎖存允許信號輸出、高電平有效。表示總線上的是地址信息，在輸出、高電平有效。表示總線上的是地址信息，在t1產(chǎn)生正脈沖，利產(chǎn)生正脈沖，利用其下降沿鎖存地址信息。用其下降沿鎖存地址信息。5、 :存儲器存儲器/輸入輸出控制信號輸入輸出控制信號輸出，三態(tài)，高電平表示當(dāng)前的信息是地址信息；低電平表示當(dāng)前訪輸出，三態(tài)，高電平表示當(dāng)前的信息是地址信息；低電平表

6、示當(dāng)前訪問的是問的是i/o口?？?。6、 :讀信號讀信號輸出，三態(tài)，低電平有效。表示當(dāng)前總線周期正在讀存儲器或從輸出，三態(tài)，低電平有效。表示當(dāng)前總線周期正在讀存儲器或從i/o口口輸入信息。輸入信息。7、 :寫信號寫信號輸出，三態(tài)，低電平有效。表示輸出，三態(tài)，低電平有效。表示cpu正向存儲器寫入數(shù)據(jù)或向正向存儲器寫入數(shù)據(jù)或向i/o口口輸出數(shù)據(jù)。輸出數(shù)據(jù)。最小模式下引腳信號和功能最小模式下引腳信號和功能oi /mrdwr最小模式下引腳信號和功能最小模式下引腳信號和功能8、 :數(shù)據(jù)收發(fā)信號數(shù)據(jù)收發(fā)信號輸出，三態(tài)，高電平表示輸出，三態(tài)，高電平表示cpu正在發(fā)送數(shù)據(jù)；低電平表示正在發(fā)送數(shù)據(jù)；低電平表示cp

7、u接收接收數(shù)據(jù)。數(shù)據(jù)。9、 :數(shù)據(jù)允許信號數(shù)據(jù)允許信號輸出，三態(tài)，低電平有效。表示輸出，三態(tài)，低電平有效。表示cpu正在進(jìn)行數(shù)據(jù)收發(fā)操作。正在進(jìn)行數(shù)據(jù)收發(fā)操作。10、intr:可屏蔽中斷請求信號可屏蔽中斷請求信號輸入，高電平有效。表示外部向輸入，高電平有效。表示外部向cpu提出中斷申請。提出中斷申請。11、 :中斷響應(yīng)信號中斷響應(yīng)信號輸出，低電平有效。表示外設(shè)的中斷申請得到響應(yīng)。輸出，低電平有效。表示外設(shè)的中斷申請得到響應(yīng)。r/dtdeninta最小模式下引腳信號和功能最小模式下引腳信號和功能12、nmi:非屏蔽中斷申請信號非屏蔽中斷申請信號輸入，上升沿有效。表示外部有非屏蔽中斷申請。非屏蔽中

8、斷不受軟輸入，上升沿有效。表示外部有非屏蔽中斷申請。非屏蔽中斷不受軟件控制，件控制，cpu必須響應(yīng)。必須響應(yīng)。13、hold:總線請求保持信號總線請求保持信號輸入，高電平有效。表示其他模塊（如輸入，高電平有效。表示其他模塊（如dmac)申請占用總線。申請占用總線。14、hlda:總線保持響應(yīng)信號總線保持響應(yīng)信號輸出，高電平有效。表示輸出，高電平有效。表示cpu已讓出總線。已讓出總線。15、ready：準(zhǔn)備好信號準(zhǔn)備好信號輸入，高電平有效。高電平表示存儲器或輸入，高電平有效。高電平表示存儲器或i/o口已準(zhǔn)備好接收數(shù)據(jù)，外口已準(zhǔn)備好接收數(shù)據(jù)，外部使部使ready為低電平為低電平cpu要插入等待周期

9、。要插入等待周期。最小模式下引腳信號和功能最小模式下引腳信號和功能n8086 系統(tǒng)總線系統(tǒng)總線最小模式最小模式n2.3.4 系統(tǒng)總線系統(tǒng)總線最小模式最小模式2、說明、說明（1）由）由3片片8282（低電平鎖存，功能同（低電平鎖存，功能同74ls373）鎖存地鎖存地址址a0a19和和bhe。ale為鎖存信號。為鎖存信號。（2）由）由2片片8286（雙向緩沖器，功能同（雙向緩沖器，功能同74ls244）做數(shù)據(jù)做數(shù)據(jù)總線總線d15d0的緩沖器，以增加總線驅(qū)動能力。的緩沖器，以增加總線驅(qū)動能力。 做方向做方向選擇，選擇， 為選通信號。為選通信號。（3）控制信號）控制信號 和和 , 完成信息傳遞控制。完

10、成信息傳遞控制。io/mrdwrr/dtden口輸出向口輸入從寫存儲器單元讀存儲器單元o/i:wrioo/i:rdio:wrm:rdmnmiintaintr,n2.3.4 系統(tǒng)總線系統(tǒng)總線最小模式最小模式8282 鎖存器鎖存器 (74ls373)stb(選通）選通）dg q(3)(8)(4)(13)(7)(17)(14)(2)(11)(6)(5)(12)(9)(19)(15)(16)3d4d5d6d7d8d(18)2d1d3q4q5q6q7q8q2qoe(1)（a）邏輯電路）邏輯電路 stb oe 3d4d5d6d7d8d2d1d3q4q5q6q7q8q2q1q（b）引腳圖）引腳圖1qn828

11、2的選通信號輸入的選通信號輸入端端stb與與8086的的ale相相連，為允許鎖存信號；連，為允許鎖存信號；n8086的地址信號與的地址信號與8282的的di7di0相連；相連；n8282的的oe為輸出允許為輸出允許信號，低電平有效。當(dāng)信號，低電平有效。當(dāng)oe輸出低電平時，則輸出低電平時，則8282輸出的輸出的do7do0的地址信號有效。的地址信號有效。數(shù)據(jù)總線收發(fā)器數(shù)據(jù)總線收發(fā)器8286 (74ls245)（a）邏輯電路）邏輯電路(2)(5)(3)(6)(4)(8)(7)(18)(1)(16)(17)(14)(15)(11)(13)(12)a3a4a5a6a7a8(9)a2a1b3b4b5b6

12、b7b8b2(19)t_oeb1 _ oe t a2a3a4a5a6a7a8a1（b）引腳圖）引腳圖b3b4b5b6b7b8b2b1ad0ad1ad2ad3ad4ad5 ad6 ad7 ad8 ad9 ad15dendt/ra0 b0a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7oe t地地 址址地址地址a0 b0a1 b1 a7 b7oe t828682868086數(shù)數(shù)據(jù)據(jù)總總線線 a7a0為輸入數(shù)據(jù)端，為輸入數(shù)據(jù)端，b7b0為輸出數(shù)據(jù)端，因為收為輸出數(shù)據(jù)端，因為收發(fā)器是雙向傳輸?shù)?，所以輸入發(fā)器是雙向傳輸?shù)模暂斎攵撕洼敵龆耸强梢越粨Q使用的。端和輸出端是

13、可以交換使用的。此時，通過此時，通過t引腳的信號判斷數(shù)引腳的信號判斷數(shù)據(jù)傳輸方向。據(jù)傳輸方向。 實際上，實際上，8286的的t端是與端是與8086的的dt/r端相連的。端相連的。 dt/r為數(shù)據(jù)收發(fā)信號，當(dāng)為數(shù)據(jù)收發(fā)信號，當(dāng)8086進(jìn)行數(shù)據(jù)輸出時，進(jìn)行數(shù)據(jù)輸出時，dt/r為高電平，為高電平， 即即t=1，則數(shù)據(jù)從，則數(shù)據(jù)從a7a0輸入，從輸入，從b7b0輸出輸出 ；當(dāng)當(dāng)8086進(jìn)行數(shù)據(jù)輸入時，進(jìn)行數(shù)據(jù)輸入時，dt/r為低電平，為低電平， 即即t=0， 數(shù)數(shù)據(jù)從據(jù)從b7b0輸入，從輸入，從a7a0 輸輸出。出。ad0ad1ad2ad3ad4ad5 ad6 ad7 ad8 ad9 ad15dend

14、t/ra0 b0a1 b1 a2 b2 a3 b3 a4 b4 a5 b5 a6 b6 a7 b7oe t地地 址址地址地址a0 b0a1 b1 a7 b7oe t828682868086數(shù)數(shù)據(jù)據(jù)總總線線 2、總線周期（機器周期）總線周期（機器周期）q在在t1狀態(tài)，狀態(tài)，cpu往地址往地址/數(shù)據(jù)總線上發(fā)出地址信號，指出要尋址的存數(shù)據(jù)總線上發(fā)出地址信號，指出要尋址的存儲單元或外設(shè)端口地址。儲單元或外設(shè)端口地址。q在在t2狀態(tài)，狀態(tài)，cpu從總線上撤銷地址，而使從總線上撤銷地址，而使16位地址位地址/數(shù)據(jù)總線浮置成數(shù)據(jù)總線浮置成高阻狀態(tài)，為傳輸數(shù)據(jù)作準(zhǔn)備，高阻狀態(tài)，為傳輸數(shù)據(jù)作準(zhǔn)備，4位的地址位的

15、地址/狀態(tài)總線輸出本總線周期狀態(tài)總線輸出本總線周期的狀態(tài)信息。的狀態(tài)信息。q在在t3狀態(tài)，狀態(tài)，4位地址位地址/狀態(tài)總線繼續(xù)提供狀態(tài)信息，狀態(tài)總線繼續(xù)提供狀態(tài)信息，16位地址位地址/數(shù)據(jù)總線數(shù)據(jù)總線上出現(xiàn)上出現(xiàn)cpu寫出的數(shù)據(jù)或?qū)懗龅臄?shù)據(jù)或cpu讀入的數(shù)據(jù)。讀入的數(shù)據(jù)。twt2t1t3t4t2t1t3t4titit4tititwt2t1t3tw 2、總線周期（機器周期）總線周期（機器周期）q如果如果i/o設(shè)備或存儲器速度慢，設(shè)備或存儲器速度慢， i/o設(shè)備或存儲器會向設(shè)備或存儲器會向cpu發(fā)出等待請求信發(fā)出等待請求信號，于是號，于是cpu插入一個或多個附加的時鐘周期插入一個或多個附加的時鐘周期

16、tw狀態(tài)，也稱等待狀態(tài)。狀態(tài)，也稱等待狀態(tài)。q在在t4狀態(tài)，完成數(shù)據(jù)的讀寫操作，總線周期結(jié)束。狀態(tài)，完成數(shù)據(jù)的讀寫操作，總線周期結(jié)束。 只有在只有在cpu與與i/o設(shè)備或存儲器之間傳輸數(shù)據(jù)，以及從內(nèi)存取指令到指令設(shè)備或存儲器之間傳輸數(shù)據(jù)，以及從內(nèi)存取指令到指令隊列時，隊列時，cpu才執(zhí)行總線周期。因此在兩個總線周期之間，總線就可能才執(zhí)行總線周期。因此在兩個總線周期之間，總線就可能處于空閑狀態(tài)處于空閑狀態(tài)ti，此時執(zhí)行空閑周期。，此時執(zhí)行空閑周期。twt2t1t3t4t2t1t3t4titit4tititwt2t1t3twt1t2t3t4t1clkm/ioabheadalerddt/rdenre

17、ady地址狀態(tài)地址數(shù)據(jù)1501916s3s6存儲器讀周期時序（4）t3上升沿檢測上升沿檢測ready信號，為高電平下一個為信號，為高電平下一個為t4狀態(tài)，否則插狀態(tài)，否則插入等待周期。入等待周期。rdden（5）t3下降沿下降沿 和和 無效，數(shù)據(jù)總線浮空。無效，數(shù)據(jù)總線浮空。r/dt（6）t4上升沿上升沿 無效。無效。io/mr/dtbhe（1）t1開始使開始使 , 有效，輸出地址信號有效，輸出地址信號a19a16,a15a0和和 信號，信號，ale有效。有效。rdden（7）讀取數(shù)據(jù)時間）讀取數(shù)據(jù)時間 或或（2）t1上升沿，上升沿，ale鎖存地址和鎖存地址和 。bhedenrd（3）t1下降

18、沿（下降沿（t2開始）開始）輸出狀態(tài)輸出狀態(tài)s3s6，ad15ad0浮空，浮空， 無無效，輸出效，輸出s7。 和和 信號有效，打開三態(tài)門讀取數(shù)據(jù)。信號有效，打開三態(tài)門讀取數(shù)據(jù)。bhet1t2t3t4t1地址狀態(tài)地址數(shù)據(jù)clkm/ioabheadalerddt/rdenready1501916s3s6具有等待周期的存儲器讀周期時序tw 2 2、具有等待周期的存儲器讀周期、具有等待周期的存儲器讀周期t1t2t3t4t1地址狀態(tài)地址數(shù)據(jù)clkm/ioabheadalewrdt/rdenready1501916s3s6存儲器寫周期時序說明：說明：n（1）dt/r為高電平。為高電平。n（2）ad15ad

19、0輸出地址輸出地址后，緊接著輸出數(shù)據(jù)，后，緊接著輸出數(shù)據(jù)，t4上升沿浮空。上升沿浮空。n（3）t1下降沿輸出寫信號。下降沿輸出寫信號。 3 3、最小模式下存儲器寫周期、最小模式下存儲器寫周期t1t2t3t4t1地址狀態(tài)地址數(shù)據(jù)clkm/ioabheadalerddt/rdenready1501916s3s6輸入周期時序說明說明n與存儲器讀周期的區(qū)別與存儲器讀周期的區(qū)別是是m/io為低電平，其余為低電平，其余均相同。均相同。4 4、最小模式下、最小模式下i/oi/o讀時序讀時序 t1 t2 t3 t4 ti ti t1 t2 t3 t4 clkintalock數(shù)據(jù)數(shù)據(jù)ad0ad75 5、中斷響應(yīng)

20、總線周期、中斷響應(yīng)總線周期n8086數(shù)據(jù)總線為數(shù)據(jù)總線為16位，但存儲器按字節(jié)進(jìn)行編址位，但存儲器按字節(jié)進(jìn)行編址 (8086cpu地址總線地址總線20位，與位，與8086cpu對應(yīng)的對應(yīng)的1兆字節(jié)存貯空間兆字節(jié)存貯空間)q用兩個用兩個8位的存儲體位的存儲體(bank)構(gòu)成構(gòu)成bank1奇數(shù)地址奇數(shù)地址bank0偶數(shù)地址偶數(shù)地址d15-d0d7-d0d15-d8a19-a0譯碼器譯碼器控制信號控制信號體選信號體選信號和讀寫控制和讀寫控制如何產(chǎn)生？如何產(chǎn)生？如何連接？如何連接？1兆字節(jié)存貯空間可分為兩個兆字節(jié)存貯空間可分為兩個512k字節(jié)的存貯體。其中一個存貯體由奇地字節(jié)的存貯體。其中一個存貯體由奇地址的存貯單元（高字節(jié)）組成，另一個存貯體由偶地址的存貯單元（低字址的存貯單元（高字節(jié)）組成，另一個存貯體由偶地址的存貯單元（低字節(jié)）組成。前者稱為奇地址的存貯體，后者稱為偶地址的存貯體。奇地址節(jié)）組成。前者稱為奇地址的存貯體，后者稱為偶地址的存貯體。奇地址存貯體的數(shù)據(jù)線與存貯體的數(shù)據(jù)線與16位數(shù)據(jù)總線的高位數(shù)據(jù)總線的高8 8位連接。位連接。2020位地址總線中的位地址總線中的1919條線條線（a19a19a1a1）同時對這兩個存貯體尋址，地址總線中的另一條線（）同時對這兩個存貯體尋址，地址總線中的另一條線（a0a0）只）只與偶地